EDA365电子论坛网
标题:
基于DFT滤波器组的低时延FPGA语音处理实现研究
[打印本页]
作者:
yoursilf
时间:
2021-5-14 10:21
标题:
基于DFT滤波器组的低时延FPGA语音处理实现研究
摘要:提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPCA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引人系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的WOLA结构DFT滤波器组,降低FPCA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在 16kHz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12% ,计算时延降低29.2% .
. g( p+ \0 {2 Y" ?- c' P) c
关键词:语音处理;DFT滤波器组;低时延;FPCA;并行设计
4 H+ c; @( r$ r' F
: u9 [, w) r) o0 P/ ], o6 k
在语音实时处理应用中,低时延一直是学者们所研究的热点问题之一.以助听器为例,低延迟设计至关重要,因为较大的延迟会导致助听器输出与声音直接通过耳道到达鼓膜不同步现象的发生,严重影响助听效果,当语音处理时延超过10ms 时人会有不适感,当时延达到3 ~5ms 时就能被人耳所察觉.
( f; k' q+ H i0 L+ u
3 q: ?, c* t( W; k% Y* z% K: H
! l7 f6 |5 e7 U" V* r/ A0 d
$ v, C* ]% U+ e' @" J! G e
& `$ Y1 H: v# z/ j
+ ~$ c c5 ?3 h; y/ R
7 R2 s7 K' R$ X. t
$ U8 n ^# i' U& u8 R' t4 |6 Q
7 U0 Q: k0 i7 F `9 M( A+ _! H
作者:
tutututut
时间:
2021-5-14 11:22
低延迟设计至关重要
作者:
怡和欢
时间:
2024-5-24 20:47
学习学习，谢谢分享
, z. y% W! u2 j. C
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2