EDA365电子论坛网

标题: 请教：Allegro SPB16.2 很多电源飞线都显示不了 为什么呢 [打印本页]
作者: 332000665    时间: 2011-4-25 15:26
标题: 请教：Allegro SPB16.2 很多电源飞线都显示不了 为什么呢
谢谢
作者: 332000665    时间: 2011-4-25 15:53
的的
作者: lh08101276    时间: 2011-4-25 19:47
回复 332000665 的帖子/ W0 p) y& G6 H* e& ?; e/ Y
( E+ j& P4 `7 P
将电源网络的no_rat属性删除就可以了
2 t! j0 D( x5 }
作者: 332000665    时间: 2011-4-26 09:37
在PCB里这样是好了  不过从原理图出网表 到PCB  电源的飞线又不见的 有各别在的
作者: penny190    时间: 2011-4-26 10:14
檢查一下，在線路圖中，是否就已經設定將鼠線關閉了
作者: flyingc381    时间: 2011-4-26 10:15
原理图对Net设有 NO_RATS的属性！！
作者: 332000665    时间: 2011-4-26 10:28
作者: 332000665    时间: 2011-4-26 10:37
比较纳闷呢。  PCB 的属性我都改了， 也保存了 。    就是原理图出网表 到PCB   我改的PCB属性又和以前一样了! a3 g  W# F1 i6 L/ Z* l9 a8 _( s
作者: flyingc381    时间: 2011-4-26 10:39
在原理图里加的，，update自然又加上了……
作者: 332000665    时间: 2011-4-26 10:39
我是通过：Create or Update PCB Editor Board    出的网表到 PCB 的
作者: 332000665    时间: 2011-4-26 10:40
原理图 哪里也需要设置下呢
作者: 332000665    时间: 2011-4-26 10:43
实在不行 我就每次出 网表的时候在PCB里 设置下了  
作者: flyingc381    时间: 2011-4-26 10:45
哪个版本？？
作者: 332000665    时间: 2011-4-26 10:45
谢谢：大家的交流
作者: flyingc381    时间: 2011-4-26 10:47
打开cadence安装目录下的\tools\capture\allegro.cfg+ Q% ^( u4 k- G8 g0 Q2 n
把NO_RAT=YES改成NO_RAT=NO或删除这一行
# K) E# k/ ]: z2 b* N/ f& K保存，，重新updatePCB
作者: 332000665    时间: 2011-4-26 10:55
[ComponentDefinitionProps]: V5 S( h' S" d6 ?
ALT_SYMBOLS=YES: {1 y: T9 X, E/ @( }. j
CLASS=YES
* H, {1 u: V# L5 RPART_NUMBER=YES* b: l; H$ L3 j) }8 P1 g9 |0 Y. [
TOL=YES( O5 B8 O* X. m3 A6 {* d$ e
VALUE=YES
5 f2 C  h* v6 I  \POWER_GROUP=YES
2 U) |/ b' G7 {* }8 pSWAP_INFO=YES; y$ d8 i. s6 s* {# k

& Y4 ~& V2 X. C. J& X[ComponentInstanceProps]6 @' ^: h2 T6 p0 [4 G
GROUP=YES
) ?) ~! r$ `4 S7 e5 [, y/ J% [ROOM=YES, S/ p  t$ [; U7 c2 ^
VOLTAGE=YES/ n% W- }5 ]3 c  u' N* ^' T: k/ k
FSP_LIB_PART_MODEL=YES
2 Z) {. {' K: R9 GFSP_IS_FPGA=YES
- s: z3 G9 S9 hFSP_INSTANCE_NAME=YES
5 ~% S2 Z6 X4 e7 i' b. u: y7 n+ UFSP_INSTANCE_ID=YES
- T4 u& x5 N+ m, R' j
1 y. `6 l; i$ p- m* l[netprops]/ y. V+ A7 o% K' X+ z2 Q
ASSIGN_TOPOLOGY=YES
% T" C5 ]( j, o9 n0 LBUS_NAME=YES
: d! T/ ]. v: x+ jCLOCK_NET=YES% p- ~/ A- c  S6 E9 ?
DIFFERENTIAL_PAIR=YES
5 r2 k% w+ \' V" ]6 K5 H+ |! mDIFFP_2ND_LENGTH=YES2 a; T, k, F& ?' n& ^( U
DIFFP_LENGTH_TOL=YES
' P( ^' U- B4 P' _ECL=YES4 u1 Q3 `. p: z1 m8 p1 Y
ECL_TEMP=YES
4 {/ |' [3 ?" Y& h- G" WELECTRICAL_CONSTRAINT_SET=YES
5 g/ i+ G, _$ u  t+ `3 k, fEMC_CRITICAL_NET=YES+ U6 M' B/ h! {; e8 F
IMPEDANCE_RULE=YES
% b; }) J2 V, A4 j7 @MATCHED_DELAY=YES
- d" ^# z) G+ N) T* r: h6 s; c( ~MAX_EXPOSED_LENGTH=YES
7 D2 W' n3 |; H9 l& r  QMAX_FINAL_SETTLE=YES
2 Q) }9 x8 N. ^MAX_OVERSHOOT=YES
, m( J6 T% }( ~, k# _. v; ZMAX_VIA_COUNT=YES
# B1 J8 b8 d- z5 F8 Z* V1 tMIN_BOND_LENGTH=YES
( J! |1 p" F5 C# \" J" SMIN_HOLD=YES
$ x* T' G, v0 Y8 @MIN_LINE_WIDTH=YES
5 ^4 \$ i, T9 EMIN_NECK_WIDTH=YES1 h: Q* E9 x' N/ A# C, j
MIN_NOISE_MARGIN=YES" S, Y/ {+ B  v* }. @
MIN_SETUP=YES
* m& ?( p( m1 v9 p0 m8 J' G8 ONET_PHYSICAL_TYPE=YES/ D' p. S. d) _- X
NET_SPACING_TYPE=YES
9 y3 R# F5 E) r1 [6 VNO_GLOSS=YES7 L2 S; r; L2 v( ?* Z3 s
NO_PIN_ESCAPE=YES
, g. Z2 k0 M( o. b; ?NO_RAT=YES
( E3 ~9 b/ L$ i" _! MNO_RIPUP=YES
0 m  u6 s: j9 RNO_ROUTE=YES2 D- H) G* s) Q. o
NO_TEST=YES
" E# v7 ?; E& P  V0 \6 APROBE_NUMBER=YES
/ Q/ N3 n0 Q" i+ F* @/ CPROPAGATION_DELAY=YES! G' c' X  g8 P* C3 M5 h
RELATIVE_PROPAGATION_DELAY=YES
" ~% U5 y) J8 I* i* KRATSNEST_SCHEDULE=YES# l! }- r# J# I' |  e  `3 R) P
ROUTE_PRIORITY=YES
  u" P  t( }% u" i! B) [# WSHIELD_NET=YES
4 ^$ x/ C6 g6 b( I. mSHIELD_TYPE=YES
5 K# F- J4 O. VSTUB_LENGTH=YES% u& G6 j5 o5 I. y$ h! K
SUBNET_NAME=YES1 f- C" T+ G- F$ e/ ?
TS_ALLOWED=YES
( X  M$ j3 B! Y) p7 b9 WVOLTAGE=YES1 D( i+ o2 @' z! W; V' z3 g
VOLTAGE_LAYER=YES
) y- K' J, }; P& tFSP_NET=YES7 w7 o& T( r2 V1 Z
FSP_BUS_INDEX=YES' o2 D: z; [" z" J6 R
* ^' y$ F3 v( z' E1 h7 i
[functionprops]
8 ]7 ]& s& q, W' Z7 d& t/ R& wGROUP=YES
; o) n5 o/ O. `- _; WHARD_LOCATION=YES7 }8 K; X, l; h7 ?9 V8 O! C
NO_SWAP_GATE=YES
0 l# I0 N! u; A$ WNO_SWAP_GATE_EXT=YES
1 n9 U- M8 X9 A0 G/ D9 bNO_SWAP_PIN=YES
1 d/ x3 f! k2 m; }& Y' rROOM=YES
. v7 V- n9 x, \1 c9 x5 X* o+ F' q6 q8 n7 e5 u
[pinprops]: I* z: ^. K1 R4 }
NO_DRC=YES
3 r# [& l2 [* i& j( f9 b% aNO_PIN_ESCAPE=YES
: Z; ?  |* }- d1 Y/ s  @5 SNO_SHAPE_CONNECT=YES
- ]4 X5 p9 T  _: o2 RNO_SWAP_PIN=YES8 u( u7 \6 a/ z1 A1 g; \4 N
PIN_ESCAPE=YES
作者: 332000665    时间: 2011-4-26 10:55
没看到呢、你说的这个9 n, z; n8 E: Y2 |: g
作者: 332000665    时间: 2011-4-26 10:56
[ComponentDefinitionProps]
9 F( R3 B7 K0 R4 d4 A! B  SALT_SYMBOLS=YES9 y6 c! q4 M( k% [5 v5 K
CLASS=YES
( `  L; b, h# {$ j0 A# mPART_NUMBER=YES3 n' j7 o3 X& s  B. e
TOL=YES4 j9 M! x1 D2 a1 \( i8 i# a, p5 w, Y
VALUE=YES
# O  ^0 o" b  TPOWER_GROUP=YES. p! ]" b$ Z0 R( \9 G
SWAP_INFO=YES
% g; d0 P/ ~9 Q8 h8 l7 Z. N6 R" U- l& E# L: w+ \1 m; G' x
[ComponentInstanceProps]* C' A( k2 v) f  O" T
GROUP=YES$ E! d# a0 N6 S/ R
ROOM=YES( B" q/ c, g: U3 Y; c% i0 I
VOLTAGE=YES  s' ~; T' w. h- p' z  L# B* L( R% o: U
FSP_LIB_PART_MODEL=YES
+ z) Y# l/ W( F: K' }3 hFSP_IS_FPGA=YES$ _% I) p" Y/ X1 t7 c" y8 m& i
FSP_INSTANCE_NAME=YES% ?7 [; f, ?! S
FSP_INSTANCE_ID=YES
3 O0 I' k1 C5 F' a4 Y
1 H" {' w5 n8 |. O[netprops]9 n# n; j/ s% h, i( ?! i* `2 d
ASSIGN_TOPOLOGY=YES
, Y5 u7 w( |3 h0 }BUS_NAME=YES
$ l4 S$ }) q; z9 h$ f6 u: iCLOCK_NET=YES
# M& R7 ?) Q9 i) Q( L! nDIFFERENTIAL_PAIR=YES2 E6 Q1 ?1 y  K# ?: Q; r1 j
DIFFP_2ND_LENGTH=YES# W0 z# P/ r) U* k6 q* m
DIFFP_LENGTH_TOL=YES
% c: E+ v' M8 {) q6 UECL=YES) `" E: N& w& k9 P$ \" Q
ECL_TEMP=YES0 g) {$ C" @7 L3 e8 X/ i, g5 [" A
ELECTRICAL_CONSTRAINT_SET=YES+ @" _+ ], [/ I( c/ h6 O# V8 S9 _
EMC_CRITICAL_NET=YES
3 f4 v  d/ c$ uIMPEDANCE_RULE=YES
+ |5 D; ^$ A# N+ U6 f( xMATCHED_DELAY=YES1 _5 e4 Z/ i" N0 x" c' H! @
MAX_EXPOSED_LENGTH=YES* I2 U% k7 [* `9 J$ j/ ~
MAX_FINAL_SETTLE=YES4 J" ]( e0 c6 C3 t  g
MAX_OVERSHOOT=YES
" x. u0 h3 c- _6 I  {1 Y! L# |MAX_VIA_COUNT=YES. i# b3 p9 T1 Q5 Y; @
MIN_BOND_LENGTH=YES) Z) t9 y8 D" p8 K* W
MIN_HOLD=YES
! g  x+ A: N9 Y) g, NMIN_LINE_WIDTH=YES$ s& C3 s6 P' T
MIN_NECK_WIDTH=YES0 Q- e& V+ K3 G& U. {* G6 G. W$ u' w
MIN_NOISE_MARGIN=YES' n" t3 \; n6 Y$ a7 ]; x1 T, [, x. M
MIN_SETUP=YES, _* z* v4 k3 E& g' j
NET_PHYSICAL_TYPE=YES
; m2 _2 Z. H# `NET_SPACING_TYPE=YES3 Y7 M) M/ E/ z- s
NO_GLOSS=YES0 O# ^3 X1 o7 E& ~6 Q! P' F
NO_PIN_ESCAPE=YES
! e& U% R0 n" f& [0 I" ZNO_RAT=YES
6 A+ h3 V  D% j. d7 U8 X9 A' t& bNO_RIPUP=YES  @8 `4 F& U  I
NO_ROUTE=YES
$ c% g" O8 K. a& Z. wNO_TEST=YES8 A  M5 N1 ?: p* s0 u, g( M
PROBE_NUMBER=YES
- A! y0 ]( a5 U$ cPROPAGATION_DELAY=YES4 i9 p1 _, v! H+ l4 l
RELATIVE_PROPAGATION_DELAY=YES
! Q* _) x) ~% i+ dRATSNEST_SCHEDULE=YES
3 Z5 _0 X, n/ c- v9 @- _% lROUTE_PRIORITY=YES# O  z4 q+ B9 h' y
SHIELD_NET=YES) h  x$ d% P) [& N8 O0 {- g8 w
SHIELD_TYPE=YES0 Y# `* b3 \5 q' J
STUB_LENGTH=YES
9 t4 e- \& W1 m9 d# KSUBNET_NAME=YES
* r  _; V# ^% g7 bTS_ALLOWED=YES
6 G" r: {/ I6 l# |2 rVOLTAGE=YES
3 r7 h# S1 `' C  @& B# rVOLTAGE_LAYER=YES
$ H6 l( t: t. T! B& UFSP_NET=YES6 ?6 C$ r' }  @# C( h) U$ }" {" k
FSP_BUS_INDEX=YES
7 w# N7 k: x; q0 _; o6 b! K7 B
! E7 v7 i0 S% a9 W6 g( a[functionprops]1 m& G/ L* P8 `3 R
GROUP=YES
( ]( o- q$ K7 d2 q) m% n1 @HARD_LOCATION=YES6 q" m# N( u0 I" [1 d' h. M
NO_SWAP_GATE=YES
5 j  u0 w' i+ g0 \4 t  [/ @NO_SWAP_GATE_EXT=YES
9 ?) f8 j2 B' H% e( V7 b6 |" vNO_SWAP_PIN=YES9 x" x( d: q4 y' S+ a
ROOM=YES! O+ h3 g" W2 G, t! m7 S: O3 O0 C
( T# e, ?1 c6 l; Q( o# A; P
[pinprops]
2 j) L- j' l2 G) ^, INO_DRC=YES( i& C" ]0 @8 V  K$ i
NO_PIN_ESCAPE=YES, Y, `! I- p7 v6 T' ]0 c
NO_SHAPE_CONNECT=YES# f& C/ u- L( Z2 K- i5 n$ e
NO_SWAP_PIN=YES
8 ]& h5 Z9 D7 ?4 t  DPIN_ESCAPE=YES  没看到呢
作者: flyingc381    时间: 2011-4-26 10:59
( J% H8 Z8 r4 W" w3 V
2 W- a: `- g# U
% F) j: d' s$ U

9 L- [$ W; D- a  j% }) X3 P; @无语
作者: 332000665    时间: 2011-4-26 11:21
看到了眼睛没吃油 没看清楚，不好意思, 不过设置了NO_RAT=NO还是没用的，需要把VOLTAGE=N0  这样就好了   谢谢高人   今天学了一课
作者: penny190    时间: 2011-4-26 13:53
  ～樓上大大說的沒錯 ，修改完allegro.cfg我都存在別的路徑，轉NETLIST時再去指定路徑，就不會從新安裝的時候，又忘記改



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2