EDA365电子论坛网
标题:
allegro 16.2 在win7里导入网表的问题！
[打印本页]
作者:
52layout
时间:
2011-4-23 12:40
标题:
allegro 16.2 在win7里导入网表的问题！
烦请有人给指导一下！
$ a0 f: S8 v4 b* N; H( {
在原理图中DEC与生成NET LIST 都没有报错！
; ~' x. E1 A) E
小弟在这先行谢谢各位！
$ {2 k" H6 S) h$ d- f
如图：
; b9 C6 M! r' b# M0 p* ]
# O9 b1 B! ~% ~- _
import logic netlist errors.JPG
(52.67 KB, 下载次数: 4)
下载附件
保存到相册
2011-4-23 12:40 上传
作者:
52layout
时间:
2011-4-25 09:09
本人已解决！
作者:
taizi2011
时间:
2011-4-25 12:19
我的还不行，导入PCB，在勾选放置元件到板上，却看不到元件，等于放空气一样！～麻烦详细指点一下！
作者:
52layout
时间:
2011-4-25 12:39
你可是把你的错误发上来看看好吧，我也是初学，我们一起搞，兴许都能够解决的！
作者:
dhdnhuizi
时间:
2011-5-1 14:05
Cadence Design Systems, Inc. netrev 16.0 Fri Apr 29 11:35:19 2011
3 h# w' B M |7 {8 k# Z
(C) Copyright 2002 Cadence Design Systems, Inc.
9 J& k' p, a$ i
------ Directives ------
. H8 m! i1 G$ s* k$ d: R0 Y7 ^
RIPUP_ETCH FALSE;
+ g+ m }+ T+ Q/ f- q! s6 V8 o
RIPUP_SYMBOLS ALWAYS;
+ j) g& {" O; u1 _( _; q+ a9 Y+ s
Missing symbol has error FALSE;
7 P8 M" A9 k& M/ F9 k7 E
SCHEMATIC_DIRECTORY 'Z:/project/907/A1';
S! P& a. I8 S( P/ n& ?
BOARD_DIRECTORY '';
- n3 J+ z; O! \& w
OLD_BOARD_NAME '907.brd';
. l1 a! n' d3 U' \. }- L
NEW_BOARD_NAME '907.brd';
7 e1 d K# o& _9 ?/ R# B8 [7 O+ J
CmdLine: netrev -$ -i Z:/project/907/A1' -y 1 -z Z:/project/907/A1' /#Taaaaaa02688.tmp
! Z5 Q9 @& m/ T$ h9 J2 H
------ Preparing to read pst files ------
& n. J- b# c" f3 E* W
/ n' O! a" ]9 J9 i+ Q
#1 ERROR(24) File not found
3 \" r3 u4 U& C- `2 f
Packager files not found
6 [) O3 s: E1 j) S" _) b0 P e3 ^% D
#2 ERROR(102) Run stopped because errors were detected
# D' B! e9 _& I+ d0 M
netrev run on Apr 29 11:35:19 2011
9 \. X+ t7 k I+ L3 l
COMPILE 'logic'
) F: g, g' p0 ]. O
CHECK_PIN_NAMES OFF
; ?9 W* `. }" W8 X5 u; n
CROSS_REFERENCE OFF
7 D* Y+ @0 i$ r( y7 O
FEEDBACK OFF
; N, s2 Q. x+ }( o4 l) v. \
INCREMENTAL OFF
! a5 Q6 x5 k5 B; ?
INTERFACE_TYPE PHYSICAL
& R8 E' F u. L, _$ l4 Z
MAX_ERRORS 500
% P# h+ \! f Z( C
MERGE_MINIMUM 5
5 S3 ~4 o* L: I1 q) }8 M6 ]. C
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
% h8 f9 Q- e* w, p/ z9 d& w; s
NET_NAME_LENGTH 24
7 a E: @/ p. E8 v7 R% J0 N
OVERSIGHTS ON
* Q* ~4 z J8 S! J; U
REPLACE_CHECK OFF
) m9 C+ n; M/ q) Y
SINGLE_NODE_NETS ON
7 Q0 n) m' q3 ?; O" C, V+ `
SPLIT_MINIMUM 0
! t' Q4 e9 W' C5 z- E6 T! ]# g
SUPPRESS 20
# O/ j" q! F/ @7 `6 _2 Z2 F
WARNINGS ON
- g! e0 P9 w0 [! B3 l3 q- j
2 errors detected
) ?! y4 V, |7 @! D5 T; ~ t
No oversight detected
( E# t- t! U4 t3 D
No warning detected
& U( x/ Q; I5 u8 s- {
cpu time 0:00:29
6 G. S* y2 Q& e5 i) o2 A9 a2 q
elapsed time 0:00:00
: o8 ]6 K: e7 t, P" E5 V; _
" P# T# d: m+ t! q: J$ b
你好，上面是我将网表导入allegro时出错，情形和楼主的一样，到现在还没找到原因，希望楼主指点一下,谢谢!
0 @1 P1 F2 x, b& V6 J7 O
封装是我自己做的，PAD和PSM路径也都设置好了，就是网表无法导入allegro.
作者:
52layout
时间:
2011-5-3 10:11
1、输出网表时有没有错；
" i* h& G ?: U. `( q* ^' ?
2、输入网表时一错误，在file\viewlog里仔细查看；
Z! I8 a$ D! i1 C6 g2 I! ^
3、在TOOL里放置时，能否看到元件个数；
: ^" P) G* Z G* ~$ D/ k1 F4 Z
4、在手动放置的时候，如出现问题，请查看输入命令窗口的提示。
) g: V0 k. \7 s
我就是这么做的！
作者:
hdjun
时间:
2011-6-8 18:27
请问楼主，如何解决的，你的Cadence在Win7下可以仿真吗？？
作者:
dtingsz
时间:
2011-6-8 19:23
这种问题如何解决。按照你说的方法去检查了。导入网络还是0原件，封装路径设置OK
作者:
czypf
时间:
2011-11-15 10:37
求这个问题的解决方法。。。。谢谢。。。。
作者:
youzizhile
时间:
2011-11-24 12:08
需要以管理员身份运行程序就可以
作者:
南林维京
时间:
2011-11-24 13:08
六楼的封装没有找到，看看是不是封装的路径不对，或者封装的焊盘不对，，又或是封装改名了之类的
作者:
Able
时间:
2012-6-19 23:45
封装的路径，封装的焊盘，封装命名不能用这些字符'#%&()*+-./:=>?@[]^_`|'( N( t:
作者:
Able
时间:
2012-6-19 23:52
可以强行导入看看，没有FLASH的过孔元件是放置不出来的，全部停在库里
作者:
jesse_hom
时间:
2012-11-26 15:33
你这个问题是怎么解决的呢？我的问题和你一样
作者:
jesse_hom
时间:
2012-11-26 16:02
请问下楼主的问题是怎么解决的呀烦请有人给指导一下！
" U9 @# E: m1 S
2 z7 @$ }( y+ ?% L7 [) H
作者:
kindman114
时间:
2013-8-22 22:28
还是没有解决。
作者:
kindman114
时间:
2013-8-22 23:02
已解决，是导入logic的时候最后Import directory路径设置不对，应该把路径设置到netlist所在的路径，也就原理图文件夹下allegro的路径。
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
