EDA365电子论坛网

标题: 基础知识：70个常见IC封装术语详解(上） [打印本页]
作者: reasonant-j    时间: 2021-5-11 10:38
标题: 基础知识：70个常见IC封装术语详解(上）
1、BGA(ball grid array)  u; V- L$ l9 a% h) {6 b
1 z" `& |4 n" m& m
    球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。; c8 n" N( N6 k
6 F+ K5 d/ R) o2 d) n- E( N9 e) M, M) Y) o
    2、BQFP(quad flat package with bumper)
, L% o# ?2 R& O) \$ `  A: x6 f  i# X1 K. u9 P& F
    带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。+ X3 S( V# f& n% L& z3 l9 x9 j9 N

/ |2 x' q5 M' f    3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。6 h0 a, B& U1 Q  B

5 U, H& p7 P+ n: J, |3 R. n6 s    4、C-(ceramic)
$ w2 b' D6 r$ ^
8 G) B' m5 t  r0 V9 [    表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
& Q0 \$ g# v' k2 x* m6 h1 P( \1 f% L! d4 I
    5、Cerdip6 q- f/ _: L7 M0 Z

/ Q: Y6 X4 n1 W9 P. F6 U    用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP-G(G 即玻璃密封的意思)。
+ C+ h6 s: ^* k7 |4 k% h1 W% m+ n6 V6 k4 p7 G' Q9 L+ u5 w2 m
    6、Cerquad
& K8 ?7 b5 L& _; w: p6 J* ~1 {( ~* R3 `
    表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
4 ^1 ]3 |% W2 ~  r
- ?/ T* w7 L, D6 F3 e    7、CLCC(ceramic leaded chip carrier)
7 a9 m8 s( a3 M- S# L8 _+ ~. o+ i" L0 z
    带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
; v2 i. K+ c# Y& A7 O5 M0 Z4 o2 d0 o$ U7 W. Y
    8、COB(chip on board); Q$ g) C$ x" b1 G/ m

1 h- {7 h! s* z" ^+ Z- o. |    板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
" V2 U* h" K( S/ j" J7 b3 t+ f2 h$ ^' O6 S* I2 I; X, q3 m
    9、DFP(dual flat package)) y9 U# V. d/ Y; M3 A+ m# a$ Y
1 }5 c: K1 b& ?6 X- P& C
    双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
# K) a* S$ F8 d) C) t# i+ i
$ v/ k1 o( `0 r; a    10、DIC(dual in-line ceramic package)
* E, \9 O2 q& _9 v. C0 S# i: `+ n( v3 {7 N, ^
    陶瓷DIP(含玻璃密封)的别称(见DIP).2 I9 Q" n( k( d; _! m

5 }( K+ R. h) Z8 P4 Y4 S    11、DIL(dual in-line)4 z  I2 H+ v2 w1 A4 @" V( i1 f

1 j+ g) F' B. X! M1 W    DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
& F: j+ z1 D$ W6 u9 o, |! ^; a: _, S  K
    12、DIP(dual in-line package)! `0 p. L$ [3 N) O" n8 O! I& t

5 q2 j* @/ B6 W' L5 F, w5 u0 b    双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。
0 L' ?% I' p7 k: B) F7 ]0 i$ D  K- ^9 P
    13、DSO(dual small out-lint)- K8 e7 I3 g: k! q5 V$ ~' w7 K" W6 |, Z

) i7 L" u, Y, ?# v' k% o( w    双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
  r# w# [7 W& n6 Z! g# K) |6 ?& F+ N8 `1 k9 o' z0 j  D/ }9 U
    14、DICP(dual tape carrier package)# z5 ^- q: c3 A6 h4 o, O) [

9 U/ i0 a1 G+ b    双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业)会标准规定，将DICP 命名为DTP。' [/ Y) a( j/ t  Q7 ?# s+ F

" s: U1 O. a, P- a, M9 N9 U& `5 ]    15、DIP(dual tape carrier package)+ l' l1 p+ y5 M$ a. v

, H1 V7 e, _' v    同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
4 z4 h# p, G& |6 `  J1 `- I: w+ ?" q; p* j
    16、FP(flat package)' N. ?" s$ A0 d2 N& [

5 g4 a0 j; Z5 Z4 m    扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
5 v% L4 F6 k3 X8 e( l+ D0 p% B1 V
- V+ a  a; j" @; E  b7 O% B    17、flip-chip
. _- m: F$ }- t7 A/ T7 z& v  t& a9 q; p
    倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积、薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。# e4 r) @- N& |
  o7 p: Q% t# p: p4 Q
    18、FQFP(fine pitch quad flat package)9 V1 s$ O: z7 I, S/ B! {2 Y
( r: k! Q8 p" B1 \$ L2 S6 v$ T
    小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
4 Y( a+ ^( {5 D( B" {* ^  c9 h5 g4 ?  }
    19、CPAC(globe top pad array carrier). }; z4 y) c- O; M; {7 w0 D6 E
. b6 o! z+ w# L  T* F
    美国Motorola 公司对BGA 的别称(见BGA)。5 \; }! t3 e# J* y& u! F
, W5 a, b7 d! }% c/ L* F- D
    20、CQFP(quad fiat package with guard ring)5 L# |- C5 o6 ^; |) O

+ W: l5 b) A9 c3 R8 V5 E$ t    带保护环的四侧引脚扁平封装。塑料QFP之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装在美国Motorola公司已批量生产。引脚中心距0.5mm，引脚数多为208 左右。
3 ^7 o4 D. R: k1 N; Z+ O  Z
# [' G6 v2 Y# E2 _* A  f% r    21、H-(with heat sink)
& V7 t" a% l+ \& i5 S; H
0 x# X7 }$ B* J4 z/ V9 f5 q1 u    表示带散热器的标记。例如，HSOP 表示带散热器的SOP。2 `2 h3 i- ^9 @6 K( L
- E: S) ]# u1 G/ H
    22、pin grid array(surface mount type)
  D7 H: g; ^& w$ _5 B5 g5 Z
9 X( \) a& [- X  z: m    表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
  a% ]# k# Q4 ~2 N- a/ U6 z: o# _: @2 h/ i- `- w
    23、JLCC(J-leaded chip carrier)6 O+ N9 |  W2 V; E
! E! q" \$ H# S" j
    J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
* a0 l5 E0 h5 c1 g  x: a4 q( s* U) S1 [# t" J( L) R' ~
    24、LCC(Leadless chip carrier)
  q5 {; `, F; x; j9 Q
5 w, A$ D' `7 z% ?: @( D" j    无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN-C(见QFN)。; g/ c, A" [$ A

2 z+ i$ `. v# F# X" _% N" V    25、LGA(land grid array)
8 i( P5 q  o: J( F) d* d! o) n: V+ c6 z- x
    触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。1 Z# S# l) F7 c8 G

; r& t- q# X# A/ k0 {/ ]4 k    26、LOC(lead on chip)
2 i  |9 d" M2 O  @- D3 d
: G; |2 n1 b( G% g, N3 ]2 V    芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。, C. I7 Y; m2 L* X
- n) m& Q7 t: k; z3 e) ~  w
    27、LQFP(low profile quad flat package)
8 @8 y# W& W% H, n4 t+ y( Q1 `% U8 a3 g, J! R' E, F( S
    薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
9 ~& b' e5 R3 m$ s) k9 S6 f# @' c3 T7 ?7 k5 q& z! q6 P2 N
    28、L-QUAD( t* N, T! W4 I' v; G  z3 w

( {+ x( c2 M4 l0 W, M  q5 u6 _* g, ^    陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
2 y/ K  P& }+ D) k/ z( J
* I( d5 ]! C1 U/ U5 e    29、MCM(multi-chip module)$ z9 e' `. Q  L

/ K* J% s4 Z/ |- j    多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM-L，MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。MCM-C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。+ Z- T0 M% l) e1 Y2 W# g( `

6 l; s3 Y) O+ Q6 Z2 \    MCM-D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是的，但成本也高。: X& X! ?  ^" G. c3 Y7 S  g

8 u( u' F% w- I2 b* u6 ^1 e/ ?    30、MFP(mini flat package)  v5 j: e. k8 F5 Q% `- a
9 I  d. e8 O% k! |( ~+ e  s3 \
    小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。8 @& |4 n4 D( _

5 I3 {7 e  R, Z
作者: KIObole    时间: 2021-5-11 11:26
quad flat package with bumper
作者: yourjun    时间: 2021-6-24 16:03
剩下40个封装介绍还有吗



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2