EDA365电子论坛网
标题:
时序等长的疑问？
[打印本页]
作者:
aesther
时间:
2008-5-27 14:43
标题:
时序等长的疑问？
在小系统中
) N; j& L/ ^$ S- Y5 k0 @
要求DATA中的每根信号相等
2 S% u9 I5 W! c
还是要求Data=address=clock?
作者:
docow
时间:
2008-5-27 16:15
如果能做到的话后者更好
' h/ E5 K' c4 V8 o
毕竟数据，地址，时钟工作时是一个整体
作者:
cmos
时间:
2008-5-28 10:26
按理说，如果看clock沿操作的话，clock的信号要最早到
$ h( l& ]( L6 N1 r' M0 Z
其次是address,看到地址信号，以后再取data
( l; G- l! |4 j$ h; L7 s
3 G8 }* G" R/ A# f9 z7 u
但事实非如此，因为clock，data,address的拓扑是不同的，而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话，就差更多了。
: L# j' G l3 G# [8 r0 i1 l- B
; u/ i# N, S; w$ |0 g6 c, T4 u
所以这3组之间不是简单的a=b=c等长关系，而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.
: c- i0 g& D$ H+ q0 d1 u
4 h& ?1 [, f. r. v2 o4 f
如果都没有，就要做板仿了。
作者:
mark0908
时间:
2008-5-28 10:50
可能別人發了類似的貼
( @2 D0 u8 E) R( |. P B# E7 ^. {
你搜下貼看看
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2