EDA365电子论坛网
标题:
时序等长的疑问？
[打印本页]
作者:
aesther
时间:
2008-5-27 14:43
标题:
时序等长的疑问？
在小系统中
* t- Z3 t: E) U7 W; c; |
要求DATA中的每根信号相等
" G, g. E; E1 C" a% R1 ]+ S6 J$ `# I
还是要求Data=address=clock?
作者:
docow
时间:
2008-5-27 16:15
如果能做到的话后者更好
9 w5 }% b+ s0 x! t" L1 Q, n* h
毕竟数据，地址，时钟工作时是一个整体
作者:
cmos
时间:
2008-5-28 10:26
按理说，如果看clock沿操作的话，clock的信号要最早到
# i9 T: N3 M/ K! F
其次是address,看到地址信号，以后再取data
& X; x+ l2 _ G+ l9 s: T; k: [9 k
) L# J; Y2 C$ A2 \7 P$ @2 ^' ]$ k
但事实非如此，因为clock，data,address的拓扑是不同的，而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话，就差更多了。
3 V) G5 U# g' z# T2 C8 e1 y
- h M- l6 c( m, V7 H7 H
所以这3组之间不是简单的a=b=c等长关系，而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.
: n# m! Z; r/ m1 {# O
* j: T0 N$ P5 ?, y, E8 S
如果都没有，就要做板仿了。
作者:
mark0908
时间:
2008-5-28 10:50
可能別人發了類似的貼
1 t9 g+ J r+ F7 }. |6 x
你搜下貼看看
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2