EDA365电子论坛网

标题: 最近画的一个4层板，经验不足，多指教 [打印本页]
作者: mengzhuhao    时间: 2007-11-5 21:32
标题: 最近画的一个4层板，经验不足，多指教
最近画的一个4层板，经验不足，多指教
) v/ n4 [7 v6 [" o/ {尚未最好完工
% z& b) n9 Y) A8 T2 ~; g6 R多拍！
% z9 F0 r, J. C0 x) J
作者: liujie123    时间: 2007-11-5 21:58
提示: 作者被禁止或删除 内容自动屏蔽
作者: mengzhuhao    时间: 2007-11-5 22:03
原帖由 liujie123 于 2007-11-5 21:58 发表
) k* m+ M+ G8 f4 o" b# z画的挺好的

9 G7 V; \7 y6 g- }# w" N那些浅蓝色的via都是地隔离via. U5 W4 X, O1 Y. X+ ]5 ?
本来是想分割地的
( V  I3 s4 j8 H4 g" N后来想了想分割以后可能会更麻烦吧. t! B2 V, L) Z
就才有via隔离的处理，不知道这样好不好
6 ]3 x3 T8 v$ ~6 [/ Q看一些手机板上的RF信号都是通过密集的via包围相应的信号走线# C7 Z5 N4 b6 i9 l0 c- v

3 M! Z; A9 k3 r) U, N4 k- t% V+ V5 I) a
不对的地方请多拍
作者: changxk0375    时间: 2007-11-6 09:36
提示: 作者被禁止或删除 内容自动屏蔽
作者: changxk0375    时间: 2007-11-6 09:51
提示: 作者被禁止或删除 内容自动屏蔽
作者: 灰色轨迹    时间: 2007-11-6 11:00
顶一下
作者: mn19842008    时间: 2007-12-25 17:57
不明白那个原件 为什么 要放成45°角
作者: Antony    时间: 2007-12-27 11:32
原帖由 mn19842008 于 2007-12-25 17:57 发表 $ g$ I! L# S6 c/ [* o
不明白那个原件 为什么 要放成45°角
5 }, B$ q& a- z
可能和结构有关系，要不不会放置45°角的
作者: sleepyingcat    时间: 2008-1-2 14:48
没画完呢啊。用2层就可以了，浪费。
作者: rjc    时间: 2008-2-17 19:42
4层板做这个啊？是什么产品？
作者: zxg1113    时间: 2008-2-19 12:54
作者: slim443    时间: 2008-2-19 13:35
顶下
作者: desktop    时间: 2008-2-21 14:14
原帖由 Antony 于 2007-12-27 11:32 发表
6 ~8 z) J5 `- F. ~
; L7 |8 p1 D/ d* \9 K; ]2 ]0 O; @. M    [quote]原帖由 mn19842008 于 2007-12-25 17:57 发表
' q$ e/ _/ _6 ]4 C( L+ P0 U            不明白那个原件 为什么 要放成45°角
/ f- h8 B) Q0 @1 R) V
7 A* {* @! i" Q; }" B" P. y
可能和结构有关系，要不不会放置45°角的 [/quote]
3 L' U2 n$ Z( |( ~7 r
5 W2 ~7 p4 t5 ~6 a7 E45度容易走线
% w; w4 {$ E9 Y) E4 n& \- `3 ~另外如果有阻抗匹配的话,也容易做
" S3 K1 d2 \9 u  e: Z. d$ @+ k( F7 [, H' `
[ 本帖最后由 desktop 于 2008-2-21 14:17 编辑 ]
作者: mikle517    时间: 2008-2-21 16:14
左边的器件45°摆放不知道什么原因？是为了器件右边的线等长吗？
2 d% ^6 {: ^1 k% h; N3 k图中淡绿色的加粗线是地线麽？不是所有的板层的空闲区域都铺铜吗？比走线要好吧1 `5 a4 H7 v  X, z5 @
还有用via把线包围起来 包地 还是地隔离？搞不懂。。。
作者: szkalwa    时间: 2008-2-21 17:55
练习板，鉴定完毕
作者: forevercgh    时间: 2008-2-22 08:28
mengzhu又出新作了，关注 4 k3 F) m3 D/ Y) W
可否贴出板子的stackup及layer routing 图
作者: pcbdes    时间: 2008-2-26 15:55
原帖由 Antony 于 2007-12-27 11:32 发表 . n6 b2 ~# ?% Q

; ]3 `$ I* f5 q! s% L; m可能和结构有关系，要不不会放置45°角的

  Y2 h7 }! n' L8 K
" J4 b$ a8 Z! G. b尽量不要将元件放成45度角,影响美观CB大把空间;还有主蕊片顶上的SOP封装IC应有位置横放.
作者: 51video    时间: 2008-3-7 21:11
标题: 用什么软件画的呀？
用什么软件画的呀？
作者: may    时间: 2008-3-9 00:05
挺好的呢，
7 g( j0 e2 ~- _2 F我要是有分，也给你加分了，
. X3 A( L2 N  I只不过要是VIA以后打孔里能注意一下，不要打成直直的一排，这样内层一避孔就是会一条沟了，EMI那边不好。4 r6 d0 _; y) u& D
然后就是，要是能一层布下零件，尽量在TOP层布，那样比较省钱
作者: 心嫣    时间: 2008-3-13 11:43
不明白为什么VIA打孔打成直直的一排?6 m- B/ ^9 p) f( S& d  N0 s1 [3 |
那么大的空间,背面的那几个小东西,为什么不直接放正面就好,省钱啊.
! W" w7 B% v  H, X2 M' b/ n, D这样的板好像可以不用走四层吧.
作者: 心嫣    时间: 2008-3-13 11:45
原帖由 mn19842008 于 2007-12-25 17:57 发表
2 ^# S8 s7 D, u# n* f  |+ a不明白那个原件 为什么 要放成45°角
6 i! i% y6 ?) z, p( }9 `  S2 }
4 \6 B: H' Z3 k+ g  d
不美观.如果不是结构限制,完全可不用这样放啊.
作者: 刘皓杰    时间: 2008-4-17 20:04
偶觉得过孔隔离没什么用！: c0 X' c* v# ]+ T4 b* k4 H6 M

, v* n4 }5 }4 {, [0 ?: j4 Z: S愚见！
作者: rrhgrrhg    时间: 2008-10-10 10:24
标题: 回复 20# 的帖子
:) 顶一下。
作者: liuyu305    时间: 2008-10-10 17:26
标题: 45度对上机器批量生产有影响
影响速度
作者: lihongfei_sky    时间: 2008-10-13 18:34
[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表
- V4 X, U/ h% G( q. f, q! V9 m' I偶觉得过孔隔离没什么用  n7 D6 S/ i3 K( d  p8 J2 w9 O( S
6 t' P/ `2 c2 u: k
( r# n& [& H' [

5 X$ X7 Y! H; [! E+ K, G说不好，每个人的习惯不一样，3 s+ \, s; o8 ^5 p  m* d
但是我感觉也是用处不大，而且破坏电源层，给我的感觉双层板狂打孔，四层板以上就少打
作者: mengzhuhao    时间: 2008-10-13 22:09
原帖由 lihongfei_sky 于 2008-10-13 18:34 发表
- y, J/ m$ X: P[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表
7 _& b" A) s" H$ ^4 c  ~0 h  _6 J偶觉得过孔隔离没什么用  z8 D- z3 {6 f% D- S7 i: {

1 J( x3 N5 B) Y! {' V3 L( ?: ]% c2 _% y2 i0 S
' W! n$ ]% y4 f2 w6 ?0 \: {
说不好，每个人的习惯不一样，  a. H) ~/ M2 v$ Q  _' j
但是我感觉也是用处不大，而且破坏电源层，给我的感觉 ...

/ a- n( B( A8 b8 n& d- U+ X- o4 f多谢知道
  @5 {- f9 U$ _! J多层板是不是关键注意分区划分布局吧
作者: mengzhuhao    时间: 2008-10-13 22:14
这是我最近画的2层板的bottom

Snap1.jpg (48.82 KB, 下载次数: 4)

Snap1.jpg
作者: mengzhuhao    时间: 2008-10-13 22:16
这是top部分走线

Snap2.jpg (278.79 KB, 下载次数: 4)

Snap2.jpg
作者: lara_bxc    时间: 2008-10-14 09:42
是不是还没删除孤岛？
作者: cyq155351394    时间: 2008-10-14 12:30
哇,都是高手啊,呜呜,俺不知道啥时候才能达到这个程度!!!
作者: mengzhuhao    时间: 2008-10-14 18:39
原帖由 lara_bxc 于 2008-10-14 09:42 发表 6 w  R: S+ P1 q+ [# F4 h* q
是不是还没删除孤岛？
不是孤铜
' c1 |5 K8 O' L, m2 N" D( m. \9 {灌铜的时候就删除了
作者: lt169    时间: 2008-10-17 10:13
楼主布板数不会超过10块。（小板联系板除外啊）
6 u$ t+ r$ D; ~1 o  R
作者: mengzhuhao    时间: 2008-10-17 12:10
原帖由 lt169 于 2008-10-17 10:13 发表
+ d* k) O  k& h+ p3 N楼主布板数不会超过10块。（小板联系板除外啊）
/ m( |9 E5 ^' J
是不多 按需要画$ z6 G" [; H1 I5 N) `
兄弟画过多少块了阿
作者: lj905722    时间: 2008-10-20 16:20
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子/ p6 P7 o/ u" e( M8 }
还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
作者: mengzhuhao    时间: 2008-10-20 18:40
原帖由 lj905722 于 2008-10-20 16:20 发表
8 E0 q/ Z  K0 F' H) D感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子& M9 J2 ?3 \) |8 |
还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
  m% D6 x8 F( O
那是我最早画的一块测试板
  z# L4 l/ c7 I( b反正要画一个4层板
/ f: I* I0 L1 u4 z7 a9 x! G% k; p, g顺便把这个4层板设计流程也学了一下  a: @: o" d0 s" Z* D% }
测试板不用与生产
: I8 T0 Y8 B0 v) d$ M# y( H
5 f/ A0 n) J/ G2 n' g' [, A% [
我后面画的那个2层板是应用到生产上的2 O+ \- z( w" F% z" N* A2 g
器件布局都在top上 bottom尽量保证完整的大地
作者: xiajian668    时间: 2008-10-27 09:09
我们只是在画单面板PCB的时候IC会放置45度角，那样容易脱锡，画双面板没有这样用过，不过我还没有画过多层板 ，向楼主致敬学习!
作者: emanule    时间: 2008-10-27 11:22
原帖由 lj905722 于 2008-10-20 16:20 发表 " b3 Q9 Q4 \4 a+ v( b# p5 ~
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子0 _6 c& K$ t/ u$ C2 ^- e
还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
8 ~  g) G* ?6 r3 p: `( c
不包地是有阻抗控制要求的
作者: lj905722    时间: 2008-10-30 16:41
原帖由 emanule 于 2008-10-27 11:22 发表
. K5 M3 i, j+ t0 W: F7 H4 r9 V* |' x; h3 R
不包地是有阻抗控制要求的
3 v( L; x, w# A, f* o2 d. p# d
包地和阻抗没有关系的，包地为隔离干扰。如果我包地时注意地线和收保护线的距离是没有问题的



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2