EDA365电子论坛网

标题: 最近画的一个4层板，经验不足，多指教 [打印本页]
作者: mengzhuhao    时间: 2007-11-5 21:32
标题: 最近画的一个4层板，经验不足，多指教
最近画的一个4层板，经验不足，多指教. C7 z' W7 o4 O  O4 @, C
尚未最好完工5 m$ W+ h5 X8 P' B0 j# T  m+ g
多拍！
: F# a3 z% X7 I0 d& y2 N
作者: liujie123    时间: 2007-11-5 21:58
提示: 作者被禁止或删除 内容自动屏蔽
作者: mengzhuhao    时间: 2007-11-5 22:03
原帖由 liujie123 于 2007-11-5 21:58 发表
& l9 r/ {9 e: J( z5 J画的挺好的
2 Z( m- l: P* X% H
那些浅蓝色的via都是地隔离via) |& o, s; f* d$ J
本来是想分割地的* \6 Q- L# E4 [+ m9 G
后来想了想分割以后可能会更麻烦吧
1 h& |3 C. ?2 N! T4 a9 a6 p就才有via隔离的处理，不知道这样好不好0 J9 X& b% ~0 f* j) Q$ S
看一些手机板上的RF信号都是通过密集的via包围相应的信号走线
2 `9 G: k% g/ g( e3 p8 h! g/ d3 P, @# v* {( e1 l
( i5 _7 ?  d- Y* f9 D
不对的地方请多拍
作者: changxk0375    时间: 2007-11-6 09:36
提示: 作者被禁止或删除 内容自动屏蔽
作者: changxk0375    时间: 2007-11-6 09:51
提示: 作者被禁止或删除 内容自动屏蔽
作者: 灰色轨迹    时间: 2007-11-6 11:00
顶一下
作者: mn19842008    时间: 2007-12-25 17:57
不明白那个原件 为什么 要放成45°角
作者: Antony    时间: 2007-12-27 11:32
原帖由 mn19842008 于 2007-12-25 17:57 发表
( V% ?  @4 T! Q# Y9 L$ i; u不明白那个原件 为什么 要放成45°角

1 J  C' B6 W9 O) y* A可能和结构有关系，要不不会放置45°角的
作者: sleepyingcat    时间: 2008-1-2 14:48
没画完呢啊。用2层就可以了，浪费。
作者: rjc    时间: 2008-2-17 19:42
4层板做这个啊？是什么产品？
作者: zxg1113    时间: 2008-2-19 12:54
作者: slim443    时间: 2008-2-19 13:35
顶下
作者: desktop    时间: 2008-2-21 14:14
原帖由 Antony 于 2007-12-27 11:32 发表 ) }; l) ^" n0 \

* e# K" a$ [! y9 a3 L" A    [quote]原帖由 mn19842008 于 2007-12-25 17:57 发表
2 |; s$ V9 r( A0 P            不明白那个原件 为什么 要放成45°角

$ h  s( N$ L8 I1 _+ L/ D" L, \& k. y3 [" k2 I" w' V4 d2 s! D) H7 m
可能和结构有关系，要不不会放置45°角的 [/quote]9 G4 f! A2 |6 Z4 S
; \" G, u" |8 c/ Y) T
45度容易走线5 K- f. t7 ~$ g+ Q$ ]9 \
另外如果有阻抗匹配的话,也容易做" f- I2 W: c2 t9 Z6 t6 l. s

* n' Z* D0 r- {7 Q[ 本帖最后由 desktop 于 2008-2-21 14:17 编辑 ]
作者: mikle517    时间: 2008-2-21 16:14
左边的器件45°摆放不知道什么原因？是为了器件右边的线等长吗？
1 h* `" `5 J6 k. Z" F6 K( W图中淡绿色的加粗线是地线麽？不是所有的板层的空闲区域都铺铜吗？比走线要好吧
9 h6 A4 ?, C& a5 S1 l还有用via把线包围起来 包地 还是地隔离？搞不懂。。。
作者: szkalwa    时间: 2008-2-21 17:55
练习板，鉴定完毕
作者: forevercgh    时间: 2008-2-22 08:28
mengzhu又出新作了，关注 " J! O, c6 b( z/ e3 R$ p
可否贴出板子的stackup及layer routing 图
作者: pcbdes    时间: 2008-2-26 15:55
原帖由 Antony 于 2007-12-27 11:32 发表 1 F5 e5 J6 y2 p+ J2 E/ m
, C- {& n, c0 P+ N* @) U. c! w. g
可能和结构有关系，要不不会放置45°角的

  `. H2 O5 [( \- }: @- ^
) @: M* Z" c' R尽量不要将元件放成45度角,影响美观CB大把空间;还有主蕊片顶上的SOP封装IC应有位置横放.
作者: 51video    时间: 2008-3-7 21:11
标题: 用什么软件画的呀？
用什么软件画的呀？
作者: may    时间: 2008-3-9 00:05
挺好的呢，
. Q: s1 O% i+ x1 G* Z) p7 Q$ o; k我要是有分，也给你加分了，
. x* t9 w6 s( @; L只不过要是VIA以后打孔里能注意一下，不要打成直直的一排，这样内层一避孔就是会一条沟了，EMI那边不好。
& X" F: P5 |( G: w' }+ P然后就是，要是能一层布下零件，尽量在TOP层布，那样比较省钱
作者: 心嫣    时间: 2008-3-13 11:43
不明白为什么VIA打孔打成直直的一排?# n) y4 k& _( z8 A4 C& Z2 k
那么大的空间,背面的那几个小东西,为什么不直接放正面就好,省钱啊.
, J* [. q3 `5 ^这样的板好像可以不用走四层吧.
作者: 心嫣    时间: 2008-3-13 11:45
原帖由 mn19842008 于 2007-12-25 17:57 发表
9 @  _& g2 s4 i2 s- B不明白那个原件 为什么 要放成45°角

0 A. C6 ]* A2 U$ z. `5 }
  f3 W7 u% N, w8 T$ t不美观.如果不是结构限制,完全可不用这样放啊.
作者: 刘皓杰    时间: 2008-4-17 20:04
偶觉得过孔隔离没什么用！7 R9 G& u: H- F

* ^" R; i( p5 j$ c2 y愚见！
作者: rrhgrrhg    时间: 2008-10-10 10:24
标题: 回复 20# 的帖子
:) 顶一下。
作者: liuyu305    时间: 2008-10-10 17:26
标题: 45度对上机器批量生产有影响
影响速度
作者: lihongfei_sky    时间: 2008-10-13 18:34
[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表 3 v$ T9 ~* e5 G3 P0 r
偶觉得过孔隔离没什么用9 O8 [& X! `8 L& w7 L3 |
: d1 C, }! O; ^2 ^$ O

" D1 v$ |! T" @3 y
3 ^, i% |& M4 u说不好，每个人的习惯不一样，
0 s. i5 `% a$ }) K9 c但是我感觉也是用处不大，而且破坏电源层，给我的感觉双层板狂打孔，四层板以上就少打
作者: mengzhuhao    时间: 2008-10-13 22:09
原帖由 lihongfei_sky 于 2008-10-13 18:34 发表 ' S# C* k  j4 X; ?
[quote]原帖由 刘皓杰 于 2008-4-17 20:04 发表 $ D6 `2 R3 I+ L2 k: ?( z% N% y
偶觉得过孔隔离没什么用3 n7 O" D+ ~. E. P( W

4 `5 g# w0 m( s7 s2 x6 [% e
  P- r5 X$ W5 I& _5 h" n' g0 V4 j# B) c+ C  R  J$ H8 P# I
说不好，每个人的习惯不一样，
! y9 U  k# S! d8 k) f但是我感觉也是用处不大，而且破坏电源层，给我的感觉 ...

2 a( ?' k* [2 B' M; U2 B* [多谢知道) k& s' D* D& p. ?* {. H
多层板是不是关键注意分区划分布局吧
作者: mengzhuhao    时间: 2008-10-13 22:14
这是我最近画的2层板的bottom

Snap1.jpg (48.82 KB, 下载次数: 5)

Snap1.jpg
作者: mengzhuhao    时间: 2008-10-13 22:16
这是top部分走线

Snap2.jpg (278.79 KB, 下载次数: 6)

Snap2.jpg
作者: lara_bxc    时间: 2008-10-14 09:42
是不是还没删除孤岛？
作者: cyq155351394    时间: 2008-10-14 12:30
哇,都是高手啊,呜呜,俺不知道啥时候才能达到这个程度!!!
作者: mengzhuhao    时间: 2008-10-14 18:39
原帖由 lara_bxc 于 2008-10-14 09:42 发表 # s  w5 O7 e; |' i8 s+ d
是不是还没删除孤岛？
不是孤铜
6 Y: N2 U2 `7 T灌铜的时候就删除了
作者: lt169    时间: 2008-10-17 10:13
楼主布板数不会超过10块。（小板联系板除外啊）. p6 P1 H1 E$ G
作者: mengzhuhao    时间: 2008-10-17 12:10
原帖由 lt169 于 2008-10-17 10:13 发表
9 E4 V) C$ A/ r7 m8 J1 I楼主布板数不会超过10块。（小板联系板除外啊）
: m1 f: z! G/ w7 t
是不多 按需要画
5 B+ ~0 }5 n, e6 F  @. A兄弟画过多少块了阿
作者: lj905722    时间: 2008-10-20 16:20
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子
; m1 L/ N+ g! e' |  ?还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
作者: mengzhuhao    时间: 2008-10-20 18:40
原帖由 lj905722 于 2008-10-20 16:20 发表 5 P+ a" N1 z. I- W" u
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子
1 r& H/ V! i7 f: i- S还有45度摆放的器件应该旋转一个角度这样可以避免换层走线
; W# R3 C; K2 B& m" x- [% m
那是我最早画的一块测试板
$ V9 r$ \$ O/ v, S反正要画一个4层板
/ l- q) d' }9 L$ ?顺便把这个4层板设计流程也学了一下+ `4 K2 X( R. {) y: @
测试板不用与生产   ?0 N& N, {8 ~$ e- g" o. o  }* K% f
  a* ~* E8 @. A5 G( ?! s

& C$ `, }- F( U& F8 I. s& K我后面画的那个2层板是应用到生产上的
9 R4 E+ M  o2 H2 X3 q3 t1 W, [器件布局都在top上 bottom尽量保证完整的大地
作者: xiajian668    时间: 2008-10-27 09:09
我们只是在画单面板PCB的时候IC会放置45度角，那样容易脱锡，画双面板没有这样用过，不过我还没有画过多层板 ，向楼主致敬学习!
作者: emanule    时间: 2008-10-27 11:22
原帖由 lj905722 于 2008-10-20 16:20 发表 4 o  f/ v5 M8 Y" R% Q4 m
感觉你的2层板效果很好，布局摆放很讲究，只是4层那块为什么没有采用同层走线包地的处理方式。你4层单板是什么性质的板子
% R0 T$ g  w0 @; x4 j还有45度摆放的器件应该旋转一个角度这样可以避免换层走线

1 p& v9 Z6 s* ~& x& ^, Q5 p2 ?不包地是有阻抗控制要求的
作者: lj905722    时间: 2008-10-30 16:41
原帖由 emanule 于 2008-10-27 11:22 发表
! `, _9 z! ~6 C. _, |5 M. ]
+ W2 h; @0 ~3 L$ w% M" X! W不包地是有阻抗控制要求的

9 a1 v! O: Z3 [) b/ a+ i包地和阻抗没有关系的，包地为隔离干扰。如果我包地时注意地线和收保护线的距离是没有问题的



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2