EDA365电子论坛网
标题:
请教一下：在高速PCB设计中，如何解决信号的完整性问题？
[打印本页]
作者:
weqewq
时间:
2021-4-1 11:25
标题:
请教一下：在高速PCB设计中，如何解决信号的完整性问题？
在高速PCB设计中，如何解决信号的完整性问题？
+ H6 [8 a& H R% n1 W( B
作者:
enhgf65
时间:
2021-4-1 13:09
信号完整性基本上是阻抗匹配的问题
作者:
enhgf65
时间:
2021-4-1 13:10
而影响阻抗匹配的因素有信号源的架构和输出阻抗(outputimpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等
作者:
zmmdmn
时间:
2021-4-1 13:10
靠端接(termination)与调整走线的拓朴来解决
作者:
Jame33
时间:
2021-4-7 17:57
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。
- j ^- a% @2 r' b
解决的方式是靠端接(termination)与调整走线的拓朴。
7 M2 w; W$ b8 p4 _4 {# F# R$ B
* t8 y* k7 T7 [+ h8 }$ Q0 {9 W
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2