EDA365电子论坛网

标题: 数字电路PCB的EMI控制技术分析 [打印本页]

---

作者: Zjianeng    时间: 2021-3-2 10:10
标题: 数字电路PCB的EMI控制技术分析


* m5 |% E! v/ s: \在处理各种形式的EMI时，必须具体问题具体分析。在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。
　　1.器件选型
$ n7 X7 n7 k( E" O. F　　在进行EMI设计时，首先要考虑选用器件的速率。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。EMI的辐射强度与频率的平方成正比，最高EMI频率(fknee)也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr (其中Tr为器件的信号上升时间)
( r/ D& q! _+ L　　这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。当EMI较高时,电路容易丧失正常的功能。因此,在器件选型上，在保证电路性能要求的前提下,应尽量使用低速芯片，采用合适的驱动/接收电路。另外，由于器件的引线管脚都具有寄生电感和寄生电容，因此在高速设计中，器件封装形式对信号的影响也是不可忽视的，因为它也是产生EMI辐射的重要因素。一般地,贴片器件的寄生参数小于插装器件，BGA封装的寄生参数小于QFP封装。
* U8 p6 J- J$ q* V7 p　　2.连接器的选择与信号端子定义
4 l& i5 K# [3 T% {6 u　　连接器是高速信号传输的关键环节,也是易产生EMI的薄弱环节。在连接器的端子设计上可多安排地针,减小信号与地的间距,减小连接器中产生辐射的有效信号环路面积,提供低阻抗回流通路。必要时,要考虑将一些关键信号用地针隔离。
　　3.叠层设计
　　在成本许可的前提下，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB，电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。
7 c5 ]( f) n% l0 W$ J- Z8 V2 q　　4.布局
8 U0 _% O" L0 @3 N! ~( ?# a1 _　　根据信号电流流向，进行合理的布局，可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是：
　　模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开;
3 s# Y: O( @! t/ F3 F3 l$ N' }) n# z1 W　　时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;
　　大电流、大功耗电路尽量避免布置在板中心区域，同时应考虑散热和辐射的影响;
- ?  X0 f) j: F5 x  A/ I  [+ i$ U　　连接器尽量安排在板的一边，并远离高频电路;
　　输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚;
2 f" @, I% p' T. X4 a% {　　充分考虑布局对电源分割的可行性，多电源器件要跨在电源分割区域边界布放，以有效降低平面分割对EMI的影响;
, q- b0 ?: f$ ?　　回流平面(路径)不分割。

---

作者: senlenced3    时间: 2021-3-2 10:58
大电流、大功耗电路尽量避免布置在板中心区域

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2