EDA365电子论坛网

标题: systemSI DDR仿真时参考时钟自动偏移 [打印本页]

作者: zw04043007 时间: 2021-1-29 09:26
标题: systemSI DDR仿真时参考时钟自动偏移
使用systemSI进行DDR仿真时，[url=]Worst Case Setup/Hold Condition 的结果中显示：[/url] TimingRef was shifted right by 500.501ps from the simulated position for the Worst Case Hold Condition.在[url=]Best Case Eye Height 或者其他模式下又会偏移不同的时间，[/url]
这种参考时钟自动偏移是因为控制器模型是FPGA，还是在systemSI中可以设置？@dzkcool ，杜老师这种情况下我的仿真准确吗？我该怎么设置？

作者: zw04043007 时间: 2021-1-29 09:33
标题: 这个BC Eye Height是个什么东西，为什么要减他？
本帖最后由 zw04043007 于 2021-1-29 10:20 编辑

systemSI参考时钟偏移.png (95.38 KB, 下载次数: 10)

systemSI DQS偏移.png (87.51 KB, 下载次数: 7)

作者: blue822180 时间: 2022-3-25 16:56
请问，您在仿真DDR的时候，在控制芯片内是否添加电源部分？还是您仿真就是主芯片加上内存颗粒

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)