EDA365电子论坛网

标题: 请教ALLEGRO DRC和孔的问题 [打印本页]

作者: tyoliver 时间: 2021-1-3 09:03
标题: 请教ALLEGRO DRC和孔的问题
就比如我在第一层的某个坐标打添加了一个网络的via 但是这个via会和内层的别的网络的线有干涉，这个时候我只有切换到干涉的那一层，或者打开全局的DRC 我才能看到DRC报错

所以有没有一个设置可以禁止在线路上添加不同定义的via 就好比我的走线如果不够窄，那么DRC设置会让线走不出来

via是否可以和线一样如果是要产生DRC的话，就不能打孔。

作者: lqiss1987 时间: 2021-1-4 09:27
走线时候参考这个图，用这个模式就可以自动避开

微信图片_20210104092006.png (19.09 KB, 下载次数: 2)

作者: hshy 时间: 2021-1-4 10:35
没必要，画比较复杂的电路板你这样浪费时间，大概看一下感觉打了过孔能修出来DRC就行，看全局心里有数，该打过孔打过孔，最后再修DRC

作者: 鲫鱼3525 时间: 2021-1-4 21:38
一般都是打开所有层

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)