EDA365电子论坛网

标题: TMS320C6678+Kintex-7视频采集处理案例-汇总篇 [打印本页]
作者: Tronlong小分队    时间: 2020-12-31 23:43
标题: TMS320C6678+Kintex-7视频采集处理案例-汇总篇
目录
1  C6678+Kintex-7平台简介
2  DSP+FPGA架构优势
3 视频采集处理方案3.1 SDI视频采集处理
3.2 PAL视频采集处理（4路D1）
3.3  HDMI视频采集处理
3.4 CameraLink视频采集处理
需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。
1  C6678+Kintex-7平台简介3 r) z0 k. W; [1 ]4 T0 O- u
       在高速图像处理领域，TMS320C6678 与 Kintex-7进行搭配的DSP+FPGA架构堪称经典中经典，前无古人后无来者。TMS320C6678+Kintex-7架构大范围使用已经超过了8年时间，使用者数量也越来越多，但远没有达到鼎盛阶段！
  r- h: z0 |5 n! Q, L, g1 `7 w       创龙科技 (Tronlong) 结合TI KeyStone系列多核架构TMS320C6678 DSP以及Xilinx Kintex-7 FPGA设计的TL6678F-EasyEVM评估板，是一款DSP+FPGA高速大数据采集处理平台，由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。评估板接口资源丰富，引出PCIe、千兆网口、FMC、SFP+等高速通信接口，方便用户快速进行产品方案评估与技术预研。
( Z7 K8 r# _! R       TL6678F-EasyEVM评估板通过FMC高速接口，可接入CameraLink、SDI、PAL、HDMI等视频采集模块，并基于各个模块提供了DSP+FPGA视频采集处理综合案例，同时提供技术支持服务。
% f% |4 g/ A7 h( I, w. O+ c$ k  t: i% t( r
​3 d! V  L/ h( k# ^5 k& w! g

: ^" w( g. a% n5 s0 |. G图 1 TL6678F-EasyEVM评估板
% J' V5 D" s% u/ ]+ Y7 C- `% H2 T: u  h* M# n- `' Y. c
- O/ C- B$ o* g; u* h( z
2  DSP+FPGA架构优势高性能的算法处理，使用硬件描述语言去编写算法的话，复杂程度高，工作量大，不易调试，产品的开发周期将非常长。这时，如果为系统添加专为算法而生的DSP的话，将会事半功倍。
+ `+ Q! \9 i2 m& p" ?) m5 b9 v众所周知，DSP有专门为数字信号处理所设计的指令集和流水线，可以方便高效的执行浮点数和复数运算等，这样我们的理论算法就可以很方便的移植到实际的工程中，可以有效的缩短产品的开发周期。* j2 q. s7 b& R5 c  o; S) m
DSP+FPGA的架构，可以把FPGA的高速采集和DSP的高性能算法处理完美结合。这种高度平衡的特性集合使其非常适合各种高性能嵌入式应用场合，如：
! C' ^4 u# D- c8 k% e, g# b( s- N5 ?# B* Y
n 视频追踪
9 @( W: k) j) I- e8 B3 s( t2 F; Yn 图像处理
4 S2 H# n# [4 T- [; f. C. }n 软件无线电
9 Q4 `5 `9 b8 Dn 雷达探测& `) N0 L9 c( x
n 光电探测7 \( R" M; k; w6 W5 r; {5 l
n 水下探测
2 n7 {- m+ m! R7 On 定位导航2 ~' R% j; D. O1 A8 [4 L3 ?1 }2 Y

0 R2 h# H. _* b3 c3 A% j
$ n5 `( f' f! v5 W' `' [6 I3 视频采集处理方案& G  b( D* x# L& R- Z; f
7 g0 J4 g( Q" t  y5 B) v, Q8 ]
3.1 SDI视频采集处理Kintex-7 FPGA通过使用Video In to AXI4-Stream IP核，将SDI视频模块TL2971A/2972F的SDI IN接口输入的1080P60的视频采集进来，并通过VDMA缓存到DDR，最后通过AXI4-Stream to Video Out IP核将视频从模块的SDI OUT接口输出显示。其中VDMA通过Microblaze配置。
# P' c% g9 l8 Q' z/ r图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。
- e/ W* w- |; b  N' I1 v  |: F! [& h: t  Q% t1 X: C6 t9 }
​
5 j7 ]" @* }' f2 L/ L' V- n) K0 T* k
图 2- [) N( n1 D0 Q6 e( i
+ ^  g. X# n3 B4 }) k$ h; [5 p3 z9 v
​
) A! v. D' x/ Q. Z( n0 ~3 r5 b( {8 g9 Y0 S4 L. E  \3 X( u
图 3 硬件连接
2 r; d2 J) A$ ~0 @. q8 l7 J. F5 n0 r: V3 w/ }
需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。
4 D. ~  V2 c: \, n0 X1 E8 P% D; H

/ C. p- `5 d& d3 |' r3 n$ A$ o$ y3.2 PAL视频采集处理（4路D1）在Kintex-7 FPGA上搭建MicroBlaze软核，并由MicroBlaze配置PAL视频模块TL2867F和各IP核，将模块输出的一路4通道D1时分复用的复合视频，拆分成4路独立的BT656嵌入式同步视频，再将4路视频进行BT656解码分离出同步信号和像素数据。使用VDMA IP缓存到内存设备上，通过VPSS IP将4路图像进行去交错，然后由Mixer IP将四路图像拼接起来，通过rgb2dvi逻辑模块，将RGB视频信号转换为DVI视频信号，最后通过模块的HDMI1接口输出显示到显示器。支持PAL制式（分辨率为720x576）视频输入，输出显示分辨率为1280x1024。6 R2 j  C9 D7 _6 [
图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。4 [) a* M/ X+ Q1 c! i! y

5 Y2 \2 c, n6 Z3 S0 J* H8 L$ H, V​( A5 `+ z. c9 z2 |8 V
3 t9 Z6 p& N: A  ~" _4 _9 z
图 4. [( I+ d# K' v/ [! S
4 p/ P& Q% x& g
​
0 Z; S3 b, a( w: [. q8 X$ U4 d! J4 H( r+ u
图 5$ q, m$ x& x" h+ ]6 R
7 U; s8 G6 t; ~5 U
​
9 q& Z" M( E! N8 x# J/ x9 l
' {5 {% u+ |. r3 R4 A6 X/ Y9 T图 6 硬件连接
1 D) o/ r4 T2 W; b8 @! D% t) Y7 J& X
​
' `6 J2 T# M2 {3 A& i  k8 [1 o. ~1 ?
图 7
$ i7 h1 D" R" Z6 B3 j. e  d+ z  m
需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。
' B0 `8 E2 e4 i9 B1 Q# W% X
& }% Y  f# q0 g4 \2 w$ Z# H) r" e  _
3.3  HDMI视频采集处理Kintex-7 FPGA使用Video In to AXI4-Stream IP核，通过HDMI视频采集模块TL7611/9022F的HDMI IN接口将1080P60视频采集进来，并通过VDMA缓存到DDR，最后通过AXI4-Stream to Video Out IP核将视频从模块的HDMI OUT接口输出显示。其中VDMA IP核，HDMI OUT芯片(SIL9022)和HDMI IN芯片（ADV7611）通过MicroBlaze运行裸机程序进行配置。
$ ]( W1 s. G: J9 R9 L& [7 c% V) P. V; O  ^
图像数据亦可通过SRIO高速总线传输到TMS320C6678 DSP进行算法处理，并返回处理结果。; Y+ I4 M- J8 H

/ g2 |0 t7 t! J6 j5 k​
$ @+ r- Z& J# ~! b" T9 H8 y8 {% f% x- T# Q/ ?
图 8
0 ]5 V& B1 S4 q. k% P" K3 ?$ ^4 H! @% d0 u6 Y- F5 u
​4 C1 G" Z7 D) T, ]- B
$ e; r0 x# |- Z& d+ M7 B1 d  r
图 9 硬件连接
- V% z, [8 D0 g9 O+ [" Y, y. _6 t: d' l5 V2 N" e
源码请直接查看本文【 5源码、资料下载】进行下载。
& h: ?; Z. X- g, C  ^5 @5 G( L' b7 F9 {
' @/ y, N( D! i9 j. u
3.4 CameraLink视频采集处理基于CameraLink的DSP+FPGA视频采集处理综合案例，将于下个月发布，欢迎咨询。
# k1 L: x) K9 C- d
; s; X7 S, v" s2 A. v​, i( e* I  C# J$ v' K6 V. _" N+ O
5 k& q8 R, d' a# A5 J0 B$ M
图 102 s; v$ c1 B& n& I3 q3 B5 e
' x4 Q$ ]$ M" S2 @* N3 n
​
- F; P3 T" C9 `: _
8 b+ \" l( E# w$ H& A1 Y0 A3 ~图 11 硬件连接, U) c3 \4 }$ D  J- N
需要案例源码请在文章下方留言联系。O(∩_∩)O谢谢。9 }4 y2 I( G0 Z9 L) V/ g* _

7 Y5 \7 n) k1 Z
作者: Uifhjvv    时间: 2021-1-4 09:33




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2