EDA365电子论坛网

标题: #技术风云榜#Advanced Debug System [打印本页]
作者: qsoiuwisjiuw    时间: 2020-11-23 15:41
标题: #技术风云榜#Advanced Debug System
# A: _* M4 @" Z, T5 n5 A
引言$ y0 e5 H  s% ~+ G$ @% ]
在前面我们阐述了OpenRISC 的调试系统的几种不同的实现方案，本小节我们着重介绍一下其中的Advanced Debug System。
8 ]: R1 h6 |9 B; J3 I
: @% F- f1 }! m+ |8 u1 O7 n为了在不同的阶段进行不同层次的调试，模拟和仿真，opencores也开发了相应的debug系统（advancedebug system，http://opencores.org/project,adv_debug_sys），其中既包含目标硬件模块也包含软件模块，甚至还包含软件和硬件之间的调试器（ORSoC USB debugger）。
% U- }# p. r/ x4 ?. C! f" J$ ~) J
. l3 @& G2 e3 V+ p
" \, }+ `/ g2 |( Z! V1，调试级别+ G+ ]5 f/ Z. B8 t  Z. p6 _, w! R8 t

8 c' C  f; J# Y1 [0 K- a. j2 wAdvanced Debug System实现了三个级别的调试和仿真。
0 N0 k6 D  W0 `7 `" e- V) ^% r0 S; G
. Z* X% h1 k# m  {% D. A  f一般根据研发过程中不同的阶段分为三种调试仿真级别：体系结构设计初期的调试，设计中期的调试，和设计末期的调试。7 _6 [3 [- O8 T3 O5 d; I5 I0 ~
3 x8 E% G* j+ P3 x. T( i$ Q' X+ d1 ~
下面我们就从三个方面来分别介绍advanced debug system的实现。7 f+ f2 U" @+ x5 h. _
1 A. l. M9 X1 M+ o5 R
; s1 G4 Q! F5 s2 o2 X
2，体系结构设计初期的调试- ]3 `" J: q- z5 E3 ?! N3 g

# S. f+ i! @8 j& |4 a- `首先，就是在体系结构设计初期的调试，这时候体系结构的RTL还没有开始编写，也没有FPGA的验证系统，更没有流片生成最终的ASIC，但是为了达到调试的目的，就需要别写体系结构对应的simulator（模拟器）,对于OpenRISC1000来说就是or1ksim。利用or1ksim，我们就可以模拟指令的执行和CPU的行为，此外，随着不断向模拟器中增加额外的模拟模型，还可以模拟串口，模拟内存控制器等。一旦有了比较完善的体系结构模拟器，就可以实现软件和硬件并行开发。Or1ksim内部包含了一个RSPserver，这就意味着GDB可以直接和or1ksim通信，不需要adv_jtag_bridge程序的参与，如下图所示。
. q+ g& @! ?' j& j! {5 q0 _2 O( @2 t# s2 y- a

- x4 {, Q; e5 F* Q
& v0 B0 v0 O' E5 n: t9 k
/ f/ ]) r3 G) @3 \* u# c3，体系结构设计中期的调试5 l3 `8 r$ `6 k3 e( h
其次，是在体系结构设计中期，在这个时候，体系结构的特性和模块已经基本确定下来了，并且已经编写了对应的RTL，但是还是没有FPGA验证平台，这种情况下，就可以进行RTL级别的emulation（仿真）了。RTL级别的仿真的实现主要有两种方式，一种是在bridge和RTL仿真器之间使用FILE IO，另外一种是使用VPI IO。: y5 m5 S) S) L+ g1 I

. {9 Q8 ?# F& J9 {1 n- j如果采用FILEIO的方式，需要在利用主机的文件系统来完成数据的传递，这就需要在RTL仿真这一端增加一个模块（dbg_comm.v），来读写文件，根据文件内容设置JTAG的状态。在仿真过程中，bridge向文件中写入数据，等待dbg_com的应答。dbg_com收到数据后，根据数据信息，完成对应操作之后，向文件中写入应答数据。Bridge收到应答之后完成一次调试动作。如下图所示：7 x2 z1 E/ q0 ?1 f& h' i: M
$ K( J9 x9 b  Z' @0 D5 \
. \/ V* |: K% I* s
0 V; N# E* C) l

7 [# F8 ~" I: M       如果采用的是VPI IO的方式，与FILEIO的方式类似，但是在bridge和RTL仿真器之间需要VPI（verilogprogram interface）的支持。VPI既支持支持C语言又支持verilog模块，所以dbg_com模块可以使用VPI的库，而不必通过读写文件的形式就可以与bridge通信了。采用VPI IO方式的仿真系统，如下图所示：
* }7 J9 A9 W1 I7 N) `% w& w- o) E- ?1 N$ R( x% b; P( H
* A. c' O6 I. i
: x$ r5 G" P+ {5 V0 \% E! k$ r

5 p2 T1 i8 `* T% E4 f4，系结构设计末期的调试$ Z: P4 m, }% ]7 ]5 Z

% [6 Q. T, b4 G; \3 g/ I最后，在体系结构设计的末期，为了进一步提高仿真的精确度，需要在FPGA上做进一步的调试和验证。这种调试级别，就需要购买FPGA开发板和对应的JTAG cable，也就是我们前面最常用的调试方式。其结构如下所示：
1 ?: H( [! T( o. R3 e! ~* n  [& J% N% K# d& ~/ l

  l4 N8 B+ o5 a2 Z- r% C  _* Q7 l+ i" Y: I

# e& \1 N  ]9 Q; o5，小结
; t, Y7 t+ p5 X, ~6 X. s8 E, e本小节简单介绍了advanced debug system的系统组成和工作原理，读者可根据自己的具体情况选择不同的调试方式。8 s8 L. I6 f, d$ I( U

9 S2 Y2 s3 m" Aadvanced debug system的搭建，可分成两部分，在自己的SoC中例化tap和adv_dbg_if等IP core，在PC机上安装adv_jtag_bridge。
8 q' c" w6 n& r' q$ J* D3 W
; x2 S' a. I" M4 fverilog HDL/VHDL的模块例化和linux下软件的安装和使用的具体细节可下载参考 adv_debug_sys_latest.tar.gz中的adv_jtag_bridge的手册获得（http://opencores.org/project,adv_debug_sys）。6 T1 b! l) j; p7 `2 i: Q; L

  Z5 b7 [' c) w6 n需要注意的是要实现最终的调试，TAP，cable，bridge，gdb 四者要协同工作才能完成。即bridge要能检测到JTAG cable并开启RSP server，JTAG cable要能连接到TAP，TAP要能扫描链中识别adv_dbg_if。
8 K" x2 z' j" T
; l$ h! V" n( Y& _1 ~enjoy！
( H) v# j: j2 v6 ?! \2 o' Q
作者: SsaaM7    时间: 2020-11-23 16:30
Advanced Debug System



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2