EDA365电子论坛网

标题: 【Sigrity】SystemSI仿真中DDR [打印本页]
作者: MarsonJ    时间: 2020-11-20 16:03
标题: 【Sigrity】SystemSI仿真中DDR
麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置？目前没设置DDR Training的眼图每bit都还OK，但是Byte就相位差距比较大：% `, }, C) F4 ~; m2 m$ a2 z8 g

/ N: H& a8 C0 p& s
作者: MarsonJ    时间: 2020-11-20 16:34
是这里手动输入延时么？: h# J2 X' C% P8 a. h* l6 j
' g# ^0 F! z7 ^  K% k7 o
/ ^% n0 \7 x9 Q" M: L! R, [
作者: hyxs714154    时间: 2020-11-20 16:49
MarsonJ 发表于 2020-11-20 16:34/ F* I' i; D* T% @8 t. @
是这里手动输入延时么？

$ n. z0 H( _- C  R/ f+ l& `3 [软件没那么智能
作者: MarsonJ    时间: 2020-11-20 17:21
hyxs714154 发表于 2020-11-20 16:49
# B; P$ n* D5 I2 R( j软件没那么智能

5 A+ [2 v& J$ O2 }+ x( l( x$ [大佬，那需要如何设置？是SystemSI里改还是IBIS里有可以改的设置？1 y% o) ]$ e0 u
作者: allen_comm    时间: 2020-11-20 17:25
Cadence Sigrity 仿真很厉害
作者: MarsonJ    时间: 2020-11-27 11:39
大佬们，我这1Byte的DDR数据，每个bit眼图都ok，但是delay对齐有问题，板上等长已经极限没空间拉了，想问下systemSI里有地方可以添加CPU允许的timing范围么？, M' R& q7 Z6 t; K1 T  Z# u
1 j) j$ l+ H5 p& H5 R+ X9 a
是不是在这个触发偏移Stimulus Offset中手动填写？
! A( J& R! E5 @" J0 A, Q0 X& P" g9 H$ q
我看每组选项中还有个idea，选中后每bit都会显示on-the-fly，这个on-the-fly怎么理解？是会自动对齐么？; W$ e9 u5 p1 O+ n

' e% j8 h* S* o
% O+ a5 W1 y( s* D0 Y9 @- [
作者: davidyan    时间: 2020-11-30 14:50
围观



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2