EDA365电子论坛网
标题: #技术风云榜#面板级扇出封装的技术 [打印本页]
作者: hunterccc 时间: 2020-11-12 13:26
标题: #技术风云榜#面板级扇出封装的技术
“新摩尔定律”时代已经扩展到封装世界。封装在改进电气和热性能及功耗方面起着至关重要的作用。最近开发的封装技术，如高密度晶圆扇出型晶圆级(WLFO)封装已经成为半导体市场上满足性能和外形要求的手段，受到越来越多的关注。为了确保这种封装技术的广泛应用，几家晶圆厂和外包半导体封装测试(OSAT)公司正在考虑使用更大面板尺寸的衬底。本文将讨论与使用面板衬底进行扇出型晶圆级封装相关的一些成本动因和性能挑战。
如今，通过在更小区域上使用更多的晶体管，封装正在促进智能手机等消费电子产品的进步。例如，在 iPhone7中，苹果应用处理器晶体管大约增加了150%，芯片仅增加了20%。简单来说，在面积为125mm2的芯片中大约含有 33 亿个晶体管。
最新一代的应用处理器是采用基于高密度晶圆WLFO的“集成扇出”技术制造的。这种封装技术的几个关键构建块包括多个重布线层和超级凸柱，以支持封装体叠层(PoP)结构。封装创新包括使用直径 200微米、高度200微米的超级凸柱代替穿塑孔 (TMV) ，以用于典型的封装体叠层 (PoP) 结构。此外，使用并排放置的LPDDR4内存（而不是传统的内存芯片堆叠），并且在内存历史上首次引入引人注目的0.3毫米锡球间距，降低了高级内存封装的高度。最后，这项技术的引进消除了倒装芯片基片的使用，从而能够降低整体封装高度。在日本札幌举行的2016年电子封装国际会议上，Google展示了在平面布局中将应用处理器和内存相结合的优势，以提升内存性能并降低功耗。很明显，使用封装技术实现下一代系统级性能，正在得到一些顶级半导体设备和无晶圆厂供应商越来越多的关注。
外形因素推动晶圆扇出型晶圆级封装的发展
在需要高级硅节点技术的应用中，该芯片通常会缩小，反过来推动了封装从扇入晶圆级芯片尺寸封装(WLCSP)向晶圆扇出型晶圆级封装的转变，以容纳更高引脚数的布线。在移动应用的模拟产品中，出于外形因素和制造成本的考虑，传统的引线框架和/或基于聚合物的封装经常被转换成扇入型晶圆级晶圆级芯片尺寸封装或扇出型晶圆级晶圆扇出型晶圆级封装。如今，包括展讯(Spreadtrum)、IMC和高通(Qualcomm)在内各种类型的公司都在开启扇出型晶圆晶圆扇出型晶圆级封装商业化的道路。这些公司目前生产出了各种封装尺寸，从3毫米到15毫米，以满足设备的封装要求。对于低中档设备，典型的晶圆扇出型晶圆级封装尺寸范围从3毫米x3毫米到10毫米x10毫米，而对于尖端的半导体芯片，封装尺寸可以超过15毫米x15毫米。
为什么会发生这种转变？受欢迎的智能手机被限制在某个尺寸，但是电池容量以及相应的电池尺寸却变得越来越大。这意味着剩余的分配给芯片的主板面积保持不变，但是消费者要求更新颖的智能手机功能。突破性封装技术对于节省空间并满足消费者对更高性能设备的需求至关重要。
除了智能手机，晶圆扇出型晶圆级封装正在应用到汽车市场，以帮助启用主动安全系统，如盲点检测和雷达模块。恩智浦半导体(NXP)、飞思卡尔(Freescale)和英飞凌(Infineon)已经展示了他们在先进驾驶辅助系统(ADAS)市场的产品和（或）原型，全部采用10毫米或更小的封装尺寸。
成本效益推动面板级扇出封装的发展
面板级封装方案如面板级扇出(PLFO)的主要动因是在更大面积的格式中放置更多的芯片，以达到成本优势。与晶圆级封装中使用的直径300毫米的晶圆相反，面板级扇出中的常规面板尺寸很大，大约是晶圆尺寸的 3 倍，这给规模经济创造了无限的机会。对于衬底封装，封装厂正在与那些以面板为起始格式，且从面板上单独提供条带给封装厂的衬底供应商一起工作。使用条带是因为许多为常规封装开发的制造基础设施都处理各种尺寸的条带。例如，焊线机和倒装焊机可以处理最大100x300毫米的条带大小。众所周知，在封装行业，衬底的材料贡献占整个总封装成本的约30%至60%以上，因此降低衬底成本在降低整体成本方面发挥着重要的作用。所以外包半导体封装测试及集成器件制造(IDM)封装厂家会深入研究较大面板的处理工艺。表1显示了面板和晶圆每个封装尺寸可以产生的单元总数。如图1所示，一个面板一次单批处理产生的单元数几乎是晶圆产生单元数的3倍，从中，我们自然能猜到其节省了成本。至于使用面板比使用晶圆能节省多少精确的成本，这个问题仍然在讨论中[1]。
面板级扇出制造方法
面板级扇出制造可分为两种不同的类型。一种是使用当前衬底制造的基础设施，这种类型是基于印刷电路板(PCB)方法。这种方法涉及到增加额外的设备，如贴装、面板模具工具、磨床等。第二种类型是薄膜方法[2、3]。它涉及改装晶圆处理工具以容纳矩形面板而不是圆形晶圆。例如，制造商将为矩形面板的光刻、溅射、电镀、成像和蚀刻设备定义新的工具配置[4]。第一种方法的其中一个优点是，它充分利用了当前已安装的生产线，最大限度地减少了投资成本。然而，在满足细间距及功能要求方面，这种方法有工艺技术上的限制。第二种类型具有与晶圆处理相当的精确度和技术方面的优点，但其缺点是，将晶圆（圆形）处理应用到面板（矩形）处理的资本支出投资和技术尚未成熟。两种方法都面临共同的挑战，即在各种制造过程中会造成产量损失。
虽然存在上述复杂性，我们仍对面板和晶圆的容量分析做了一个简单的对比，如表2所示。如表中所示，基于面板的解决方案可以产生近三倍的封装单元数，为基于面板的解决方案提供了有力的佐证。为了满足表2所示的需求情况，面板扇出设备需要的资本支出投资额约为2亿美元，而晶圆级扇出容量需要的资本支出投资额约为4亿美元。7x7毫米封装的市场价格保守估计约为20多美分，反过来可以产生2.8亿美元的收入。因此，有机会在短期内实现盈利的投资回报。
8 _4 h. R$ ~# }
值得一提的是，这个计算中没有考虑过程风险因素。然而，面板级处理有可能以过去十年中为扇出技术开发的技术设施为基础而建立。例如，台积电的InFO展示了里程碑式的全新封装技术，无需衬底，实现了芯片封装的直接系统集成，以及“真正的”晶圆厂后端制造基础设施。
总 结
从成本的角度来看，面板级扇出(PLFO)是一个可行的概念并且是可实行的。虽然目前正处于开发阶段，基于薄膜的面板级扇出可能在未来几年内进入批量生产阶段。由于技术上的挑战，可能最初适用于只需要单一重布线层的产品。一旦设备基础设施成熟，面板级扇出处理可能会扩展到需要多个重布线层的应用中。在可预见的未来，晶圆级扇出将扩展到使用更精细生产线和空间能力的多芯片应用，以支持进一步的封装集成。我们正在见证扇出市场的雏形时期，未来它将有希望成为引领移动以及汽车和计算市场的又一大推动力
( X: K( b2 y+ G! X3 v2 Y( T
作者: Zjianeng 时间: 2020-11-12 14:16
该芯片通常会缩小，反过来推动了封装从扇入晶圆级芯片尺寸封装(WLCSP)向晶圆扇出型晶圆级封装的转变，以容纳更高引脚数的布线
作者: amao 时间: 2020-11-12 17:27
这类文章加一些实物图就显丰满了
作者: 谢谢侬 时间: 2020-11-27 16:09
目前正处于开发阶段
作者: 谢谢侬 时间: 2020-11-27 16:10
应用到汽车市场了
作者: zmmdmn 时间: 2020-11-27 17:15
提升内存性能并降低功耗
作者: 一镇之长 时间: 2020-11-27 17:23
这芯片还会缩小？
作者: cscscwww 时间: 2020-11-27 17:25
拿几十亿个晶体管堆
作者: cscscwww 时间: 2020-11-27 17:25
晶体管越多越好
作者: unix155 时间: 2020-11-27 17:38
出型晶圆制程面积使用率较低（晶圆面积使用率<85%，面板制程面积使用率>95%），在加速生产周期及降低成本考虑下，封装技术开发方向已由高成本的FOWLP（Fan-Out Wafer Level Packaging，扇出型晶圆级封装）转向可在比300毫米晶圆更大面积的面板（方形面积的载具）上进行的FOPLP（Fan-Out Panel Level Packaging，扇出型面板级封装）。如玻璃基板等的FOPLP封装工艺，面积使用率有望提升至1.4倍，从而提高生产效率并降低生产成本。
作者: unix155 时间: 2020-11-27 17:41
共同开发设计最适合客户的工艺设备，共同达成缩短开发时程、提升生产效率并有效降低成本，驱动效能更强大、更轻薄小且具备价格竞争力的产品上市，带动市场成长，由此促进产业的‘共融˙共荣’
作者: Anda 时间: 2020-11-28 12:13
面板级封装方案如面板级扇出(PLFO)的主要动因是在更大面积的格式中放置更多的芯片，以达到成本优势
作者: Anda 时间: 2020-11-28 12:15
5 P6 y0 ?. c* k7 ^ ~: }
希望我国的芯片技术早日成熟+ u2 M! G% {+ ]* h! X! s, F7 r2 Z1 h
作者: Anda 时间: 2020-11-28 12:16
. D4 y G$ R/ e- j8 `/ i
芯片投资一向都很高5 u* d% K, Q3 V
作者: Zmb 时间: 2020-11-28 12:18
薄膜方法，它涉及改装晶圆处理工具以容纳矩形面板而不是圆形晶圆
作者: Zmb 时间: 2020-11-28 12:18
4 e) M' t4 I1 q
沙子堆起来的芯片
- f9 }! l) v0 V5 C
作者: Zmb 时间: 2020-11-30 13:11
有没有考虑过程风险因素
作者: zmmdmn 时间: 2020-11-30 13:13
在更大的面积放更多的晶体管
作者: zmmdmn 时间: 2020-11-30 13:14
4 e( c$ d( N: D- `
哈哈哈哈 好像是这个道理
( V2 g6 A; ~6 }+ K
作者: srilri2 时间: 2020-11-30 13:16
芯片技术很难突破
作者: srilri2 时间: 2020-11-30 13:16
我们国家的芯片未来可期
作者: srilri2 时间: 2020-11-30 13:19
R! Y9 Q: I4 {？？？？？
( _2 m' P# ~6 k5 _5 G4 n
作者: srilri2 时间: 2020-11-30 13:20
$ ?. y3 i: M( v' o3 t' O
提高单位面积使用率，降低成本
- u& H, }2 d* g/ ~; h
作者: enhgf65 时间: 2020-11-30 13:43
面积为125mm2的芯片中大约含有 33 亿个晶体管,这么多吗？ 感觉好夸张 又好像是事实
作者: enhgf65 时间: 2020-11-30 13:44
" ?* I: _$ u6 b$ F$ J9 L时代在进步 科技在发展
作者: enhgf65 时间: 2020-11-30 13:45
/ s4 c8 \' R9 _
肯定会成功的+ s8 X( J' Q! \! _+ h; e' `3 x
作者: Anda 时间: 2020-11-30 13:58
所以从成本的角度看是可行的
作者: reasonant-j 时间: 2020-11-30 15:46
这项技术的引进消除了倒装芯片基片的使用，从而能够降低整体封装高度
作者: reasonant-j 时间: 2020-11-30 15:46
' |' T; o! [' s
同一个世界同一个疑问- W- u9 |: n" c, i1 P4 ?1 O) o
作者: hunterccc 时间: 2020-11-30 15:48
% t2 I5 V: f6 P9 O# n芯片这一块还是很神奇的6 t: m, _& d! U Y: j, s+ L
作者: hunterccc 时间: 2020-11-30 15:49
& E" C( B7 e( P. |9 Y" I8 V7 P
一起期待啊 哈哈3 r. X4 m# F+ J
作者: hunterccc 时间: 2020-11-30 15:52
5 X' Q! J; u6 E9 w& y% v% u; ^
这是一直希望达到的一个结果0 \+ H8 Y3 S3 Q7 J# [, P0 ^& r
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) |
Powered by Discuz! X3.2 |
