EDA365电子论坛网

标题: 上拉下拉的问题 [打印本页]
作者: weixuanren    时间: 2010-12-22 10:54
标题: 上拉下拉的问题

4 |0 q1 ^/ T( [: p% G4 m7 p! t
上面的备注以及框内的不明白，可以解释一下吗？ 如果是0是上拉还是下拉？' P2 J+ Q, i7 R( a3 |* r. _
下拉的话，是不是可以直接接地？
% |: _; V5 K4 W0 h, u2 O
作者: jacklee_47pn    时间: 2010-12-22 11:59
通常 EVB 裡面的標示"0"是下拉 (to GND) . 看你的原理圖 "0" 應該是可以接GND. % c; u1 Z$ ?+ s/ ]! O
( 因為S2 右邊共接許多零件, 雖然沒看見GND符號, 可是由C24來看推測應是GND)
( b  |# o* H  ?5 i
作者: weixuanren    时间: 2010-12-22 13:55
A1=A2 DC  是什么意思
  Z$ e  j3 _: |* e- bA1=A2 TW2815 是什么意思
作者: 还不说    时间: 2010-12-22 14:27
本帖最后由 还不说 于 2010-12-22 15:18 编辑
7 X5 f( O# ^6 H& i- s2 j! ?( w8 n  N7 e- L# H+ |( _
看了楼主新更新的图之后，不得不更新一下
- p( s7 `$ f! c& {0表示GND9 O( U" j8 ^& \" F" _8 Y( p  v
1表示VCC8 r3 w8 `; ]% M' D9 P3 z
S2应该是一个拨码开关
+ \# l, i+ D1 Y2 U3 }* K: i' \S1=0 S2=1时，A1=A2 DC，将DC信号传输过去4 |0 G* H& |- H, ~2 Q+ O8 v
S1=1 S2=0时，TW2815, 将信号传输至TW2815，TW2815是解码芯片，由TW2815解码输出
1 l$ r' X, j  K; c2 ^, N% h下面的备注，是模式注释而已
. Q% e% g! a' D4 N8 f下拉根本没必要。。。。
3 U$ W4 X. F, v
作者: weixuanren    时间: 2010-12-22 14:56
如果我要做下拉，那我R57  R58要不要接上？  R57 R58是接3.3V的
作者: weixuanren    时间: 2010-12-22 14:59
weixuanren 发表于 2010-12-22 14:56
5 `6 `8 U# G; s! @) a# O, B如果我要做下拉，那我R57  R58要不要接上？  R57 R58是接3.3V的
) b+ U1 j1 {( T

- s2 J; t" T7 ?
作者: 还不说    时间: 2010-12-22 15:22
下拉，不知道你要将哪里结成下拉，FUNSEL0和TESTMODE0接下拉吗？
* `/ K5 U+ {; g$ A  Q这两根线，接下拉的话，没多大的意义的，因为你开关合上时，直接就是接到地了的
8 v9 r8 |. v* ^. S7 T& P' F( ^当然，在上拉和下拉的情况下，有了上拉，肯定就不用下拉，用下拉的话，肯定就不接上拉了的
作者: weixuanren    时间: 2010-12-22 15:30
也就是 要么只可以上拉，要么只可以下拉接地，  不可以一边做上拉，另一边做下拉，对吗
作者: 还不说    时间: 2010-12-22 15:41
是的
作者: weixuanren    时间: 2010-12-22 15:50
还不说 发表于 2010-12-22 15:41 , Y8 A' U3 N! H! I
是的

! F- v- S) {/ A; y" q1 o, ^( I" o2 E那我这张图，是不是可以上下拉都可以？还是也要分开的？
作者: 还不说    时间: 2010-12-22 15:52
本帖最后由 还不说 于 2010-12-22 15:55 编辑
8 B+ f" k; F' K0 p! [2 m9 l. m+ b, J" O0 S! O9 p$ G7 w, |) {4 Z
OTG，首先你要明白OTG_ID是干嘛用的+ r. K+ g" t/ T  ~# \7 C$ }
用来识别主机和从机的
1 ]. h! w( S2 b9 h上面那个电阻，已经写了1K/NC
( ?+ F! n$ h; ^: g: J5 K或者连或者不连的
/ d0 }1 J# ^" V这两个电阻，是用来选择用的! K' M& M6 r) v$ D" L. m5 C
真正量产的时候，肯定是只接一个的1 d" s* b3 ~: M  f0 \- p
作者: weixuanren    时间: 2010-12-22 16:01
还不说 发表于 2010-12-22 15:52
2 ?1 g' N( [1 }$ s* H/ jOTG，首先你要明白OTG_ID是干嘛用的3 s: t& ?  j2 V8 f, f' ?' u; P: i* J
用来识别主机和从机的
3 ]" \* E7 ?2 X( n上面那个电阻，已经写了1K/NC

9 \& l' j, a0 a. P$ v! M7 t" n那我上拉，然后把下拉那个电阻不要，可否？
0 c2 b+ H5 N7 g9 ^/ p
作者: 还不说    时间: 2010-12-23 09:13
回复 weixuanren 的帖子
2 ~1 p5 G# k' s3 Y5 }$ r( h9 J% ~3 r
请先去明白OTG_ID是干嘛用的
' a2 R3 m8 P" e. `+ v1 ?% _5 Q/ P% f
作者: 还不说    时间: 2010-12-23 09:14
看你想干嘛，才能确认怎么接，不是简单的上拉下拉
作者: dennis_chao    时间: 2010-12-23 12:24
我觉得楼上比较像个专业人事,其实你先了解一下SPEC.一般里面都有介绍的.....2 V. H, ^3 u9 L* W( D
另外我觉得你应该了解一下上拉及下拉电阻使用的真正含义:上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。2 B' H( A% }" j0 u# p  |& J- V
另外顺便说一下它的应用,我总结了一下觉得可以分为以下七点:+ _- ]0 v8 M9 b6 Z
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。! O# G9 z: c' a; _" ?: M
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。/ |- \3 h1 x0 d' J# [
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
; O' X8 Z3 N5 e4 R+ m4 t* ]4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。+ {. P9 P% w& p
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
( }' g) P3 A3 ~: Y8 Q4 q" X  x6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰
' c6 K2 d. F& r* P: z  x3 ~5 J7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。: Y8 M' _* P' \9 e, v
作者: allay    时间: 2011-2-10 13:35
楼上的关于1.1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。! T# P( m7 |# T+ z! V9 B
能不能上个图，不大理解。十分感激！
作者: xiaomujie    时间: 2011-2-10 14:14
学习了！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2