EDA365电子论坛网

标题: 一种关于JTAG的ARM芯片系统调试 [打印本页]
作者: senlenced3    时间: 2020-10-16 13:38
标题: 一种关于JTAG的ARM芯片系统调试
本帖最后由 senlenced3 于 2020-10-16 13:42 编辑
. X% U# u( ~  u" c7 H: ^4 C% t) H, B  X1 L- b1 }" x

1 引言
% g% |3 X2 I  N" s. b# j8 I    32位ARM处理器是英国先进RISC机器公司（Advanced RISC Machines，ARM）的产品。随着嵌入式处理器性能的逐步提高，运算速度越来越快、处理的数据量越来越大，传统的调试方法如ROM驻留监控程序以及串口调试工具已经不能满足要求。ARM处理器采用一种基于JTAG的ARM的内核调试通道，它具有典型的ICE功能，基于ARM的包含有Embedded ICE（嵌入式在线仿真器）模块的系统芯片通过JTAG端口与主计算机连接。通过配置支持正常的断点、观察点以及处理器和系统状态访问，完成调试。为了对代码进行实时跟踪，ARM的提供了嵌入式跟踪单元（Embedded Trace Macrocell），对应用程序的调试将更加全面。
: \. b2 u% Y0 n- K2 JTAG边界扫描原理
5 U" V: O4 r& E6 ]/ H* o    “JTAG边界扫描”或IEEE1149标准[1]是由“测试联合行动组”（Joint Test Action Group，简称JTAG）开发的针对PCB的“标准测试访问接口和边界扫描结构”的标准。这个标准是ARM处理器调试的基础。
% c* w% d  p7 \* }2 k# v2.1 硬件电路
- r6 T3 |& g4 ]1 Q$ ]/ L4 p; T

JTAG边界扫描硬件电路主要由三部分构成：


) _* L2 a/ a+ p+ d/ P
    1) TAP控制器。测试访问端口（TAP）控制器，是由TMS控制状态转换的状态机。
" u6 s+ i+ ^0 r1 x4 I' b
    2) 指令寄存器。用于存储JTAG边界扫描指令，通过它可以串行的输入并执行各种操作指令。
; w+ A0 X% A6 n, d
    3) 数据寄存器。特定芯片的行为由测试指令寄存器的内容决定。测试指令寄存器可用来选择各种不同的数据寄存器。
( G: A) D0 i3 H
2.2 边界扫描测试信号

! v& \) m+ G# W+ m
    支持这个测试标准的芯片必须提供5个专用信号接口：
 TRST：测试复位输入信号，低电平有效，为TAP控制器提供异步初始化信号。
( O0 R, g/ N& M9 f8 u7 n- Z
 TCK：JTAG测试时钟，独立于任何系统时钟，为TAP控制器和寄存器提供测试参考。

2 B, l! d, M5 \) `8 @* U) \, g* }
 TMS：TAP控制器的测试模式选择信号，控制测试接口状态机的操作。
8 W0 c) H. V5 ~
 TDI：JTAG指令和数据寄存器的串行输入端，给边界扫描链或指令寄存器提供数据。

/ c6 ]1 g. |: u! o' }! y% B( g
 TDO：TAG指令和数据寄存器的串行输出。

' J2 |! C3 m3 P. }' G8 a
2.3 指令
JTAG测试系统是通过向指令寄存器送入指令，然后使用数据寄存器进行测试。测试指令说明要进行的测试种类及测试要使用的数据寄存器。测试指令分为公开指令和私有指令。公开指令已经定义且用于通用测试。私用指令用于片上的专用测试，测试标准没有规定如何使用私有指令。测试标准支持的集的公开指令有：
 BYPASS：器件将TDI经一个时钟延时连接到TDO，用于同一个测试环中其它器件的测试。

# C3 e! k9 F- v! D. O- M4 X
 EXTEST：将边界扫描寄存器连接到TDI和TDO之间，用于支持板级连接测试。

0 \& }/ X: y7 o3 o9 a5 a$ V
 IDCODE：将ID寄存器连接到TDI和TDO之间。通过它可以读出器件ID（厂家赋与的固定标识，包括产品编号及版本码）。
$ u- D2 M1 U# R9 q& `1 q8 O
 INTEST：将边界扫描寄存器连接到TDI和TDO之间。
3 EmbeddedICE
ARM的EmbeddedICE调试结构[3]是一种基于JTAG的ARM的内核调试通道，它是基于JTAG测试端口的扩展，引入了附加的断点和观测点寄存器，这些数据寄存器可以通过专用JTAG指令来访问，一个跟踪缓冲器也可用相似的方法访问。ARM核周围的扫描路径可以将指令加入ARM流水线并且不会干扰系统的其它部分。这些指令可以访问及修改ARM和系统的状态。由于EmbeddedICE条件断点，单步运行等功能的实现是基于片上JTAG测试访问端口进行调试，芯片不需要增加额外的引脚，避免使用笨重的、不可靠的探针接插设备完成调试。芯片中的调试模块与外部的系统时序分开，可以直接运行在芯片内部的独立时钟速度。
. Y3 T0 `9 n- u( P. F
3.1 硬件结构
" R5 U/ C( k" V: v0 ]' t
    EmbeddedICE模块包括两个观察点寄存器和控制与状态寄存器，还包括一个Debug comms端口。当地址、数据和控制信号与观察点寄存器的编程数据相匹配时，也就是触发条件满足时，观察点寄存器可以中止处理器。由于比较是在屏蔽控制下进行的，因此当ROM或RAM中的一条指令执行时，任何一个观察点寄存器可配置为能够中止处理器的断点寄存器。
    1) 观察点
    每个观察点皆可以观察ARM地址总线、数据总线等信号的特定组合值。任何一个组合值与观察点寄存器值匹配则中止处理器。另外一种方式是把两个观察点链接起来，只有个观察点先匹配了，当第二个观察点再匹配时将使处理器中止。
  2) 寄存器
    EmbeddedICE寄存器通过JTAG测试端口使用专用扫描链编程。扫描链38位长，包括32个数据位，5个地址位和一个控制寄存器是读还是写的 位。地址位指定特定的寄存器，地址和寄存器一一对应。

$ T1 l9 }7 `& f' ^; x; P9 Y
   3) Debug comms端口
2 X( ]; B( [# h0 F" E
    debug comms端口运行在目标系统上的软件可以通过这个端口与主机通信。运行在目标系统上的软件将comms端口视为一个6位控制寄存器和32位可读写寄存器，可以使用对协处理器14的MRC和MCR指令访问。主机将这些寄存器视为EmbeddedICE寄存器。

3 a$ h4 m* x& V
3.2 实现原理
9 T8 Y$ c! a% Q! }. p
    1) 访问状态

4 ~( f+ V: q7 P" Q2 T
    EmbeddedICE模块允许程序在指定点中止，但不允许直接观测、修改处理器或系统状态。这可以通过属于JTAG端口访问的扫描路径实现。访问处理器状态的方法是中止处理器，再在处理器指令序列中强制插入一条多寄存器存取指令。然后通过扫描链向处理器加入时钟，使处理器将寄存器内容送到数据端口。每个寄存器的值都可以被扫描链采样并移出。

$ E& [, X3 d" @
2) 调试
. A0 R* [. H" ], r; z
  c" w9 N  w8 s

基于ARM的包括EmbeddedICE模块的系统芯片通过JTAG端口和协议转换器与主计算机连接。这种配置支持正常的断点、观察点以及处理器和系统状态访问，（除上面介绍的comms端口以外）这是程序设计人员在本地或基于ICE的调试中习惯采用的方式。采用适当的主机调试软件，以较少的硬件代价得到完全的源代码级调试功能。

4 ARM的嵌入式跟踪
% j) j  `: U: V7 J4 b6 ], f    EmbeddedICE提供的断点及观察点将使处理器偏离正常执行序列，破坏了软件的实时行为，它不能完成实时操作调试功能。ARM结构的处理器采用嵌入式跟踪宏单元ETM很好的解决了系统实时调试的问题。; i. Y$ ]$ E, m9 Q( g# H
4.1 硬件电路
# x& H4 L3 s- M! t7 J    EmbeddedICE单元支持断点和观察点功能并提供主机和目标软件的通信通道。ETM单元[5]压缩处理器接口信息并通过跟踪端口送到片外。这两个单元都由JTAG端口控制。SoC外部的EmbeddedICE控制器用于将主机系统连接到JTAG端口，跟踪端口分析器使主机系统与跟踪端口对接。主机通过一个网络可以与跟踪端口分析器和EmbeddedICE二者连接。, [: w- i# h. ~5 ]1 u
4.2 实现原理
0 P, R7 B, {. f0 z6 {    由调试软件配置并通过标准JTAG接口传输到ETM上。在程序执行时ETM可以通过产生对处理器地址、数据及控制总线活动的追踪（Trace）来获得处理器的全速操作情况。在实时仿真时外设和中断程序依然能够继续运行。用户控制断点和观察点的设置并可以配置各种跟踪功能。跟踪触发条件可以指定，跟踪采集可以在触发之前、之后或以触发为中心可以选择跟踪是否包括数据访问。跟踪采集可以是数据访问的地址、数据本身，也可以是两者兼有。
0 O/ Q  V1 ]( @. i    ETM是使用软件通过JTAG端口进行配置的，所使用的软件是ARM软件开发工具的一个扩展。跟踪数据从跟踪端口分析仪并解压，终反链接到源代码。

5 应用实例2 K. ^* c6 u( r& a1 E
    下面以S3CEV40开发板[4]为例，介绍ARM调试结构应用。S3CEV40采用的CPU为Samsung公司的S3C44B0X，是国内应用广泛的基于ARM7TDMI内核的SoC。其调试系统的硬件结构如图2：

计算机的并行口和Embest PowerICE for ARM仿真器的DB25接口通过标准的DB25公、母转换电缆连接。Embest PowerICE for ARM仿真器通过一个的IDC头的直通电缆（1-1， 2-2，… 20-20）与目标板的JTAG接口相连接。20芯的Embest PowerICE for ARM仿真器接口的定义如图3所示：

  S3CEV40所用到的调试软件为EmbestIDE集成开发环境，它提供源码级调试，提供了图形和命令行两种调试方式，可进行断点设置、单步执行、异常处理，可查看修改内存、寄存器、变量等，可查看函数栈，可进行反汇编等。它为用户提供2种调试方法：
 脱机调试：Embest IDE for ARM带ARM指令集模拟器，用户能在PC上调试ARM应用软件。
4 G7 A; |: a* o: S" m
 调试：Embest IDE将程序通过仿真器到开发板，直接进行调试。
' e- z8 |/ j- h& }7 P
    Embest IDE的调试功能包括：断点功能；程序的单步执行；变量监视功能，随程序运行同步更新变量，变量值即时修改；寄存器即时查看与修改；存储器查看与修改，存储器内容显示格式定制；堆栈显示；同时提供图形界面操作和命令行操作方式；支持被调试代码的多种显示模式，能以源码、汇编、混合等形式来显示程序；具有与MS Visual Studio类似的调试菜单功能：Go，Stop，Reset，Step into，Run to Cursor等；程序的上载和。

5 F9 t1 n# U8 q/ Z' A' w5 o
6 }* f1 m1 _+ ^

6 结束语$ X# U3 g% F; ~6 t
    本文介绍了32位ARM嵌入式处理器的调试技术。在JTAG边界扫描技术的基础上介绍了ARM的EmbeddedICE及嵌入式跟踪并在此基础上介绍了一个系统调试实例。嵌入式调试技术是嵌入式软硬件开发中必要的一环，掌握了它能在开发中起到事半功倍的作用。( ~5 ~! N* `3 ?$ A) ~
    嵌入式技术正在日新月异的发展着，嵌入式调试技术也不是一成不变的，它必将随着高速、低功耗Soc的发展而进步。

1 |# u) [5 \' @4 H3 q
作者: srilri2    时间: 2020-10-16 15:09
特定芯片的行为由测试指令寄存器的内容决定。测试指令寄存器可用来选择各种不同的数据寄存器。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2