EDA365电子论坛网

标题: 请问，晶振下方走自身的信号线，会有问题吗？ [打印本页]
作者: HRBWCB    时间: 2020-9-26 15:32
标题: 请问，晶振下方走自身的信号线，会有问题吗？
如图，请大神解答. D1 E8 ]" X  Y( M  `+ Z8 ]7 f8 c: \

1.png (26.63 KB, 下载次数: 14)

1.png
作者: 超級狗    时间: 2020-9-26 17:19
最好不要！, N: c' x, D0 U  O
6 S) L. Y8 z; F' i/ O$ b
我沒遇過，但我的同事曾經在訊號線上，發現晶振干擾頻率。
6 i7 {5 }6 n! Y( `$ W) t5 a+ C4 G- {+ m  M# _

4 P$ o; F+ |! P! A* o7 P& v
作者: 敲子灯花    时间: 2020-9-26 17:26
晶振频率多大？
作者: liszt94    时间: 2020-9-27 08:52
晶振下方不要布线哦
作者: 初学滨    时间: 2020-9-27 09:11
晶振下方走自己的线问题不大吧。一直这样走 暂时没有发现有问题
作者: steven08    时间: 2020-9-27 09:45
低速的板子可能没事，高速的话尽量不要走线吧，很多公司规范里都要求晶振下面不要走线。
作者: apeng168    时间: 2020-9-27 09:48
走之
作者: JackJack    时间: 2020-9-27 10:06
我是经常这样走线的，这样线路径短，辐射面积小，感觉有问题的，欢迎讨论分析
作者: topwon    时间: 2020-9-27 11:04
ST的设计文档中看到的，至于非常高频的应用是否适合就不清楚了。
7 T% b  c1 _6 q+ h. P  m( N1 h 7 e; ^4 o9 X( Y( u4 _% R: `
作者: lucien    时间: 2020-9-27 13:27
不可以吗?我记得在某个文档上还说最好这样，什么文档，我找找，到时告诉你
作者: lucien    时间: 2020-9-27 13:27
走自己的线应该没问题吧！
作者: ssr_1    时间: 2020-9-27 15:32
这样不行吗   一直这样走  比较顺
作者: 李震    时间: 2020-9-27 17:03
问题不是很大
作者: suxiaoli2000    时间: 2020-9-27 18:22
可以这样走，而且是无源的，
作者: suxiaoli2000    时间: 2020-9-27 18:23
2  4应该是接地，你怎么是浮空
作者: t123456    时间: 2020-9-28 06:34
谢谢分享
作者: oooqqq666    时间: 2020-9-28 08:33
这个肯定没有问题，晶振下面不能有走线
作者: baihua2010    时间: 2020-9-28 09:00
一直都这样做的，没什么问题
作者: sean zou    时间: 2020-9-28 09:03
布晶振自己的信号线能有啥问题呀
作者: wangzongcumt    时间: 2020-9-28 22:10
可以走。
作者: rephy    时间: 2020-9-29 08:45
楼主这种走线个人认为是最好的布线方式，如果走晶振外侧，对于震荡频率较高的晶振可能出现低温起振不稳定的情况。
作者: 布衣    时间: 2020-9-29 09:03
走自己的信号应该是没问题，我就这样走的，暂时没发现问题。
作者: HRBWCB    时间: 2020-9-29 13:42
topwon 发表于 2020-9-27 11:04! c: t* Z0 \4 ^/ e) x! f) g
ST的设计文档中看到的，至于非常高频的应用是否适合就不清楚了。

6 f7 R3 n( \0 q7 U1 O多谢多谢
' T! Z& }+ D! W
作者: HRBWCB    时间: 2020-9-29 13:43
steven08 发表于 2020-9-27 09:45
, w; ~& G5 v0 j7 j! e( k低速的板子可能没事，高速的话尽量不要走线吧，很多公司规范里都要求晶振下面不要走线。

' C6 g" ?, J9 M% q9 J6 }好的，明白了6 \# `) K5 q8 k1 X$ O" ]* w! X
作者: HRBWCB    时间: 2020-9-29 13:43
超級狗 发表于 2020-9-26 17:19
3 H: v6 e1 V- ]; R4 n+ s0 }' r最好不要！" y( {: F' Z2 ~. ?) C
/ P* Q! Q1 \- s# Y
我沒遇過，但我的同事曾經在訊號線上，發現晶振干擾頻率。

. M- p: f/ b# D8 h( Z  \好的，多谢多谢4 d9 E3 M9 L% x4 |6 ^
作者: HRBWCB    时间: 2020-9-29 13:45
多谢大家回复，看到有的设计是这样的，目前看低速没什么影响，但是能避免还是避免吧
作者: dennis_chao    时间: 2020-9-30 11:02
可以走
作者: lize314    时间: 2020-9-30 11:20
可以这么走，但你这个2 4脚悬空？不应该接地吗？
作者: cabrat    时间: 2020-10-6 12:01
晶振下面可以走信号线，不会有什么问题
作者: dongwb001    时间: 2020-10-6 19:40
这是晶体，不是晶振，尽量不要走线，而且要敷地
作者: sbm81tw    时间: 2020-10-7 09:39
如果空间允许不建议底下走线，尤其高速信号
作者: 指尖的流沙    时间: 2020-10-8 09:18
自己的信号线，没有问题
作者: 画板子的小董    时间: 2020-10-8 10:16
走自己的线没问题啊
作者: 李轩    时间: 2020-10-8 15:57
如图中的话是可以走的，其他信号线最好不要走，尤其是易受干扰的信号。
作者: HRBWCB    时间: 2020-10-8 16:45
多谢各位回复
作者: xxxxc    时间: 2020-10-10 09:03
sbm81tw 发表于 2020-10-7 09:39
: p+ z) y2 D5 p: J1 I7 }" q如果空间允许不建议底下走线，尤其高速信号

, W5 T" x5 ~, q晶体的频率无论在高速板还是其它板子上 不都是那样的频率么 ？
作者: Ryanhy。    时间: 2020-10-14 07:56
你这是晶体，晶体这么走没问题。高频晶振的话不行，高频信号要考虑工作状态下信号线的分布参数，会对晶振的起振跟输出有影响，高频晶振底下建议是不走线甚至是把晶振底部做净空处理。
作者: 小白12563    时间: 2020-10-14 14:18
不能走线
作者: luckyzy2000    时间: 2020-10-14 15:09
自身晶振的信号是没有问题的，不要绕远了。
作者: asdf193    时间: 2020-10-15 10:29
这样的晶振是一个是输入，一个是反馈，而且这样的晶振频率都不高，如果是频率高的晶振会用有源的，差分线走的，自己的反馈都不能走自己下面，那这板子还咋画？
作者: szkalwa    时间: 2020-10-24 13:15
没有问题
作者: OrangeJD    时间: 2020-10-24 19:22
可以的，没问题
作者: maxnnw    时间: 2020-10-26 08:57
一直这样画，晶振的走线不是越近越好吗，从外面绕不是更容易干扰和受干扰
作者: radioes8    时间: 2020-11-27 22:33
我们就是这样建议的
作者: Arthury    时间: 2020-11-28 13:11
我是来学习的
作者: xatuliting    时间: 2020-11-28 16:05
用的几十M的晶振，有这样子走过，没见出现过问题
作者: 超級狗    时间: 2022-8-1 18:41
本帖最后由 超級狗 于 2022-8-1 19:02 编辑 6 M- ~( M! T! u1 Z4 E+ Y; p  M

/ e0 K6 `0 u/ Q徵求兩種佈局方式的學理解釋！
# y& n, O7 Q  e$ m" q1 V
  n2 F% p* p% o% A# ?7 ]4 ^0 y; V. K3 I' j6 C( b' w

Crystal PCB Layout Solution 1.jpg (13.35 KB, 下载次数: 10)

Crystal PCB Layout Solution 1.jpg

Crystal PCB Layout Solution 2.jpg (10.8 KB, 下载次数: 7)

Crystal PCB Layout Solution 2.jpg
作者: edar    时间: 2022-12-30 14:15
可以走自己的线，但一定要记得包地
作者: 指尖的流沙    时间: 2023-1-10 08:19
自己的线本来就得这么走，如果不能这样走的话，那晶振的输入输出两个pin脚还能挨着么
作者: 指尖的流沙    时间: 2023-1-10 08:20
指尖的流沙 发表于 2023-1-10 08:19
9 @" l  m* r, {1 R4 E0 E3 s4 B自己的线本来就得这么走，如果不能这样走的话，那晶振的输入输出两个pin脚还能挨着么
2 X4 r! m+ N& W& o0 c% K/ |$ @
是芯片的输入输出pin一般都挨着，不能这么走说不过去
$ J$ [* H& T3 l( P+ _9 z
作者: DING    时间: 2023-1-10 11:43
走自已的线让别人说去吧
作者: aspire132    时间: 2023-1-17 08:50
本帖最后由 aspire132 于 2023-1-17 08:56 编辑 * @/ V- f& N4 P7 [/ J
/ m( c5 n9 `: U8 }: \( H% R9 ^
x'tal的下方不要走線
1 O3 [5 ~  \& Z5 `% U可能會讓系統產生未知的不穩定5 g, c3 @# M5 r- z! d
給實際routing 範例
, b8 Y1 ?7 w, HC:\Users\Ian.Tang\Desktop
作者: StevenChen    时间: 2023-1-28 10:17
一直这样处理，绕长了反而差，就近连接就近接地
作者: 知识为刀尽斩华腾    时间: 2023-1-31 13:57
初学滨 发表于 2020-9-27 09:111 U' v+ K  o, @' }
晶振下方走自己的线问题不大吧。一直这样走 暂时没有发现有问题

, Q4 @; N  Q# F7 P: ^1 C. _我也是这么想的* ?1 M3 p9 f! B! q" V6 H




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2