EDA365电子论坛网

标题: 【Sigrity DDR4信号仿真问题】 [打印本页]

作者: MarsonJ 时间: 2020-9-22 15:55
标题: 【Sigrity DDR4信号仿真问题】
用SystemSI跑DDR4信号仿真，输出结果看波形的时候，有Waveform，Eye Contour和BER，这三个看上去都是眼图，但是有什么区别？
还有个问题，如何在得出的波形上进行测量眼宽？
太难了

作者: wuke8 时间: 2020-9-22 16:31
信号不一样吧

作者: dzkcool 时间: 2020-9-22 17:58
Waveform原始波形
Eye Contour眼图轮廓
BER误码率眼图

作者: MarsonJ 时间: 2020-9-22 18:55

dzkcool 发表于 2020-9-22 17:583 E4 ?8 A, R! I1 W& f
Waveform原始波形! D0 r0 q6 ]; ^8 [
Eye Contour眼图轮廓
4 E0 ]' h" j6 EBER误码率眼图

谢谢阿杜大佬！

作者: MarsonJ 时间: 2020-9-23 11:02
还有个问题，ODT模式选择的不对，Write模式下低电平会被拉高么？
我仿真出来DDR4的Write模式，低电平都被抬到了0.55左右，如下图：

作者: dzkcool 时间: 2020-9-23 11:31
ODT就是端接，会改变接收端信号幅度

作者: MarsonJ 时间: 2020-9-23 14:08

dzkcool 发表于 2020-9-23 11:31
6 ^% }: O5 d5 O/ EODT就是端接，会改变接收端信号幅度

杜老师好，那判决电平的高低也会动态改变么？还是依旧是0.6为中心？

作者: MarsonJ 时间: 2020-9-23 15:01

图片是DDR的规格书，里面这里说的是不是 VREF不是固定的，是由眼图中间最宽的点决定，这个具体由Ron和ODT设置决定高低电平？

2020-9-23 15-00-05.jpg (66.87 KB, 下载次数: 16)

作者: dzkcool 时间: 2020-9-23 18:02
DDR4的会动态改变

作者: zzfd97 时间: 2020-9-26 16:47
谢谢分享！！！

作者: 回忆是老fsaer 时间: 2021-6-25 14:02
同问

作者: maidoujsjs 时间: 2025-10-11 18:02
“还有个问题，如何在得出的波形上进行测量眼宽？”大佬，这个咋测，目前只发现用生成报告的方式看到最小眼高眼宽

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)