EDA365电子论坛网

标题: 【Sigrity DDR4信号仿真问题】 [打印本页]
作者: MarsonJ    时间: 2020-9-22 15:55
标题: 【Sigrity DDR4信号仿真问题】
用SystemSI跑DDR4信号仿真，输出结果看波形的时候，有Waveform，Eye Contour和BER，这三个看上去都是眼图，但是有什么区别？- `6 n, ~( `/ B  z0 R# k8 q
还有个问题，如何在得出的波形上进行测量眼宽？' T; o2 |8 u" x+ s6 C
太难了
# W( L! z" B( d! K7 {
作者: wuke8    时间: 2020-9-22 16:31
信号不一样吧
作者: dzkcool    时间: 2020-9-22 17:58
Waveform原始波形4 T0 ?' ^, G% w
Eye Contour眼图轮廓
: R8 ?9 H- u, B& |BER误码率眼图
作者: MarsonJ    时间: 2020-9-22 18:55
dzkcool 发表于 2020-9-22 17:58
9 v5 ~) Y7 C, r! U8 U1 }Waveform原始波形, m  j  G' h8 s
Eye Contour眼图轮廓
, O* q& U) V: y+ q$ ?8 [- uBER误码率眼图
1 [1 Q9 f4 ^! P* g( @9 I9 b
谢谢阿杜大佬！
& C6 q5 _( z& D: c; I/ ?. Q
作者: MarsonJ    时间: 2020-9-23 11:02
还有个问题，ODT模式选择的不对，Write模式下低电平会被拉高么？# T$ R) b$ [) B) D/ C# o4 x
我仿真出来DDR4的Write模式，低电平都被抬到了0.55左右，如下图： ( W$ c3 {1 M! S1 ~7 n
作者: dzkcool    时间: 2020-9-23 11:31
ODT就是端接，会改变接收端信号幅度
作者: MarsonJ    时间: 2020-9-23 14:08
dzkcool 发表于 2020-9-23 11:31
) M3 B5 X& e5 V0 S+ DODT就是端接，会改变接收端信号幅度

) B8 o4 }5 q/ D( p% N0 e杜老师好，那判决电平的高低也会动态改变么？还是依旧是0.6为中心？
* n. z4 c. }7 U5 L
作者: MarsonJ    时间: 2020-9-23 15:01

( K  {4 A; g3 d5 K9 z图片是DDR的规格书，里面这里说的是不是 VREF不是固定的，是由眼图中间最宽的点决定，这个具体由Ron和ODT设置决定高低电平？5 u% c9 y3 Q8 a/ ]# k

2020-9-23 15-00-05.jpg (66.87 KB, 下载次数: 11)

2020-9-23 15-00-05.jpg
作者: dzkcool    时间: 2020-9-23 18:02
DDR4的会动态改变
作者: zzfd97    时间: 2020-9-26 16:47
谢谢分享！！！
作者: 回忆是老fsaer    时间: 2021-6-25 14:02
同问
作者: maidoujsjs    时间: 2025-10-11 18:02
“还有个问题，如何在得出的波形上进行测量眼宽？”大佬，这个咋测，目前只发现用生成报告的方式看到最小眼高眼宽



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2