EDA365电子论坛网

标题: 一组16路的lvds总线,频率为96m,在放置收端100欧电阻有什么要求呢? [打印本页]

作者: bluefoxde    时间: 2008-5-8 16:29
标题: 一组16路的lvds总线,频率为96m,在放置收端100欧电阻有什么要求呢?
一组16路的lvds总线,频率为96m,在放置收端100欧电阻有什么要求呢?
! M+ `9 t9 h% U具体问题描述如下:
! k) Y. ?  w$ M: s& P8 h我在检查pcb时发现,100欧的电阻到收端的距离差别较大(最大1cm),但是由于FPGA的正面无法放置,只能在背面。
9 y- r& d6 F. J而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上,这样导致了电阻到收端的距离差别较大,高手请
! Y3 K& l' B0 ]) W$ n5 s发表看看,该布局是否有问题,多谢!!!




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2