EDA365电子论坛网

标题: PoP叠层封装工艺 [打印本页]
作者: fordies1    时间: 2020-8-26 09:55
标题: PoP叠层封装工艺
本帖最后由 fordies1 于 2020-8-26 09:57 编辑
$ _8 @0 [+ ^- i0 g* _* f" M- f+ N& D* u  s
PoP(Package on Package)堆叠装配技术的出现更加模糊了一级封装与二级装配之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为终端用户提供了自由选择器件组合的可能，生产成本也得以更有效的控制。对于3G手机PoP无疑是一个值得考虑的优选方案。勿庸置否，随着小型化高密度封装的出现，对高速与高精度装配的要求变得更加关键。相关的组装设备和工艺也更具先进性与高灵活性。元器件堆叠装配（Package on Package）技术必须经受这一新的挑战。- J6 y5 L1 m" z9 A4 N% R
封装结构: U* u7 f$ i% Y) Y; r: F
元器件内芯片的堆叠大部分是采用金线键合的方式( Wire Bonding), 堆叠层数可以从2 层到8 层。STMICRO 声称迄今厚度达40 微米的芯片可以从两个堆叠到八个(SRAM, flash, DRAM)，40 微米的芯片堆叠8 个总厚度为1.6mm，堆叠两个厚度为0.8mm。
) n' Q* A% K) s8 R0 J器件内置器件(PiP, Package in Package), 封装内芯片通过金线键合堆叠到基板上,同样的堆叠通过金线再将两个堆叠之间的基板键合,然后整个封装成一个元件便是PiP(器件内置器件)。PiP 封装的外形高度较低，可以采用标准的SMT 电路板装配工艺，单个器件的装配成本较低。 但由于在封装之前单个芯片不可以单独测试，所以总成本会高(封装良率问题)，而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。
, c1 T& U0 P) I! J+ `( {元件堆叠装配(PoP, Package on Package), 在底部元器件上面再放置元器件，逻辑+存储通常为2到4 层，存储型PoP 可达8 层。 外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。 器件的组合可以由终端使用者自由选择， 对于3G 移动电话，数码相机等这是优选装配方案。3 V8 ?; V* z* f8 Z/ }8 \
各种堆叠封装工艺成本比较
5 {" t7 [2 @+ m, J+ e3 w% H电路板装配层次的 PoP9 ?( I) T9 i6 [4 J) Z4 k
Amkor PoP 典型结构& v0 \( t& o' a$ T2 P+ |
底部PSvfBGA(Package Stackable very thin fine pitch BGA)* X3 o0 a" K& }, _
顶部Stacked CSP(FBGA, fine pitch BGA), `& K) a5 }2 F. k' @4 l$ z
底部PSvfBGA 结构  g7 j. D* i0 \% V1 t% r
外形尺寸10-15mm7 o1 V2 c, N+ i; S* G: `4 C; K
中间焊盘间距0.65mm，底部
1 Z4 K. Z0 f1 [1 l 焊球间距0.5mm(0.4mm)
: a) d2 a4 R+ w* h5 a! m基板FR-5- M0 ^$ k- N' d0 o: a( s$ J
焊球材料 63Sn37Pb/Pb-free+ R1 L6 h  q( X% `) ^
顶部SCSP 结构' q/ n8 {9 q  H9 j6 h
外形尺寸4-21mm
/ p) y! U* N, ]底部球间距0.4-0.8mm
8 U) `) @: P- Y, d+ Q基板Polyimide( ^" l8 b" _- _+ H+ ~) {
焊球材料 63Sn37Pb/Pb-free
* K1 I. c. y+ [5 h 球径0.25-0.46mm5 C4 R' l% T0 v  b
底部元件和顶部元件组装后的空间关系
$ b# ]* O1 E7 n% v( x! c5 VPoP 装配的重点是需要控制元器件之间的空间关系，如果它们之间没有适当的间隙的话，那么会有应力的存在，而这对于可靠性和装配良率来讲是致命的影响。概括起来其空间关系有以下这些需要我们关注：
* Z5 F5 l" K. C& J2 T7 C/ M7 j8 ? 底部器件的模塑高度(0.27-0.35mm)
+ A1 U, y0 |/ y- f5 l' }* L 顶部器件回流前焊球的高度与间距e1" U: b# |, K* p6 Z1 Z) l/ f5 v' m
回流前，顶部器件底面和底部元件顶面的间隙f1
9 Q6 W$ O# J  _2 t8 q, O5 b顶部器件回流后焊球的高度与间距e2. ]) N. S% Q) A9 e# J  t, P
回流后，顶部器件底面和底部元件顶面的间隙f26 X  `3 Y: B+ o" y% T' t: Z9 @
而影响其空间关系的因素除了基板和元器件设计方面，还有基板制造工艺，元件封装工艺以及SMT 装配工艺，以下都 需要加以关注的方面:' s/ @- q( C: f: ~$ u; L# S% X
焊盘的设计2 t: _8 }# y: ?: k
阻焊膜窗口/ R$ `& n2 N( C; R
焊球尺寸
- r5 o: [8 f1 T5 c8 j; [3 } 焊球高度差异& E  S, {$ O5 K
蘸取的助焊剂或锡膏的量2 I! C$ T7 `( a5 P
贴装的精度
( R. {2 X* q: \  u  y回流环境和温度. s7 E4 {: o. |) z! o
元器件和基板的翘曲变形
/ ^+ C* E+ P3 Q+ E' H! C) m; b底部器件模塑厚度
& x, F0 s0 c/ A" \9 n# s" w1 r8 E9 G# D9 m
SMT工艺流程  O3 I2 n9 V1 e6 s4 F
典型的SMT 工艺流程:
+ r# G% m, f& @* [+ O1. 非PoP 面元件组装(印刷、贴片、回流和检查)$ @2 x" o/ y- G5 f# W* U
2. PoP 面锡膏印刷
1 u' C( E( T, \+ T$ k( T3. 底部元件和其它器件贴装2 q% \8 t2 l2 m* m3 C7 p; E
4. 顶部元件蘸取助焊剂或锡膏5 w0 I  g; y1 d7 ]! ~4 C
5. 顶部元件贴装
; k0 }4 [2 W& K& J7 d) }6. 回流焊接及检测: m# Q2 y* p) W: |. v8 @4 F+ f* ~( o& {
顶层CSP 元件这时需要特殊工艺来装配了，由于锡膏印刷已经不可能，除非使用特殊印刷钢网(多余设备和成本,工艺复杂), 将顶层元件浸蘸助焊剂或锡膏后以低压力放置在底部CSP 上。
& ?6 L/ W% k3 ]# K( g: O# M
/ e4 Z" O9 v. r! g/ X8 ^& l
作者: weqewq    时间: 2020-8-26 10:30
有时候会有内接电容吗？



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2