EDA365电子论坛网

标题: 集成电路的封装种类介绍 [打印本页]

作者: fordies1    时间: 2020-8-20 09:44
标题: 集成电路的封装种类介绍
1、BGA(ball grid array) - B8 l' X" \+ u* u% S
球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚,在印刷基板的正面装配LSI ' R# |9 l% }1 O0 }& |5 P# w
芯片,然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。
  ?4 K* \0 Q, |3 Q% U( @( z封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304
. l; t# d( ^0 |) ?引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola
3 i% [. P4 b; p* j) j% Y4 Q公司开发的,首先在便携式电话等设备中被采用,今后在美国有
2 X/ ~+ T' g: c# a+ I: e可 能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA & m* k4 {' w  d$ q7 W# H2 v
的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 , 由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。
" i! }& Q! r0 V6 U, Z: N美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为 . e# v$ i' C/ j0 J0 ~2 i/ o8 X
GPAC(见OMPAC 和GPAC)。) K8 |! C! E& _( A
* o6 a) w6 n6 D- L
" n6 p6 E; j5 }7 Y
2、BQFP(quad flat PACkage with bumper)
- W- _  r, `8 B  r  N" ^% |带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC
- S2 Q# h3 J2 n/ \; c4 O$ T+ s1 B等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。! t; B. Z2 r& R4 @! O0 i4 T

4 z% v" j- O* N4 H
, {& z' `. q/ C7 o) a' R" n# w
3、碰焊PGA(butt joint PIN grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
% m' Q7 }1 W' z- i
2 b3 \, E0 y% w/ k) Y- C
$ D1 N; {& x. Z- W3 d: E
4、C-(ceramIC)
" n. {7 a$ J- {% @  _  o: p表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
- m/ K- T" S0 h
! P7 C, @) O# q% c; @7 [3 d

9 s* m. |8 B* Q5 Z5、Cerdip ! E5 D. m9 y$ m9 a$ x$ c6 [
用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM
: u4 n  V5 ]% F5 g8 p; V9 ]以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。
4 H; a, w- _  p/ Z5 P) ~
2 l& M( u" [9 {7 S. ?/ ?8 ^
+ F% d9 p6 v. z+ S
6、Cerquad & w" x* }' g; Z0 U6 R
表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP - G, S& m% I: }2 g2 b
好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、
) u3 S0 m, z5 v) U0.4mm 等多种规格。引脚数从32 到368。7 H+ u# o. ~: G) e6 S8 [
! l5 U, A) u/ a' o; X
* I# a* n2 G& t: M1 \! _, ]& X& e
7、CLCC(ceramIC leaded Chip carrier) $ d* g; H/ b, @" T  e) Y2 J
带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM   s6 U4 n2 m* \' ]0 O$ m% Z
的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。6 X0 \( i- [( ~& ^4 R' o/ g. X

7 b$ E' K. o& ?8 P$ c8 f; t

' T- {: r3 [0 V/ E4 X8、COB(Chip on board)
9 L. K& e8 Q( N3 K' L- g+ `4 A2 _板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用
! z. K8 f7 F$ M树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和 倒片 焊技术。
% N  y# i* N4 v4 F" E
. k5 O; [( Q! J2 v+ z5 C
! n! g& B4 f+ I9 p: J& ~
9、DFP(dual flat PACkage) 0 ~5 ]& B5 X5 ^" V
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。
1 _2 x/ y4 Y2 G3 W  g: N2 F10、DIC(dual in-line ceramIC PACkage)
3 R0 l# J/ ?- m/ ]+ {6 ~2 i" U4 n陶瓷DIP(含玻璃密封)的别称(见DIP).
+ e9 \& x( [1 ^5 _( n
$ c1 m! T( x. O4 D. u
, L. a6 `7 r! A- L6 Z
11、DIL(dual in-line) + A8 C) l6 U; M9 `, m# \
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。$ v  X5 d$ @3 _0 r0 i: |* B0 O; S

$ o$ i  B5 n- j" m& ?  V/ f- ^
8 A# x9 G8 k% s
12、DIP(dual in-line PACkage) ' a8 A' J1 |* h
双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP
( E( U8 ?) d6 P1 `$ K3 l是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。 引脚中心距2.54mm,引脚数从6
; z* B7 ?4 Y' m' W; E: u: C' q4 M到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim
& x& h  Q; t( a) B  jDIP(窄体型DIP)。但多数情况下并不加 区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见cerdip)。& `$ Y% A4 N1 L' @7 n7 u8 W

% V. r/ G* n, e- O& s% @' j

& g, f! H, l* F( V13、DSO(dual small out-lint) 1 k2 w& }4 C: n. i0 C
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。% ?, [' S3 R1 _9 }2 r9 U7 \& @
7 O$ \. y0 Z: k
2 |# O# _( g0 t- {* M6 c
14、DICP(dual tape carrier PACkage)
# \3 n- y6 ]9 T9 X8 o; I" }双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利
* v6 J0 I! ]: O* ^! H% a用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI   Q. g4 e6 D% {, T7 v3 C, `
簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机 械工 业)会标准规定,将DICP 命名为DTP。. Y- J1 L* i# L' h; k. P6 ~" x, q
% g3 U6 u- [' z( i+ M/ h
& k) k9 s$ f  |6 Q7 s$ H9 s% v
15、DIP(dual tape carrier PACkage)
. T! u0 U/ N. i3 k$ _同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。' c$ K' U7 b) y; \0 y% Q, K/ O
2 d( c2 }& D# e$ R
4 A9 X7 i4 U/ s- J  ?0 A3 Z* m; A/ |# e
16、FP(flat PACkage) % w+ m6 f* P6 b2 f! }5 q
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
% J0 N+ K' U: H2 Z* d8 ~% z6 Q% X, ~8 U; h' X
  p, d6 g/ h5 \2 x
17、flip-Chip & U  s0 U+ m+ o
倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸 点
) e& v% J" ~- W+ f& [" I与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI # \6 ~0 [0 E3 u; Z5 X* G
芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。
/ n" d6 {( O# e! V
9 a  Q  R+ h. ?

, b$ ]- ?) N4 H18、FQFP(fine pitch quad flat PACkage) / _+ K" o3 L  ?- R- x$ F( A- n3 W/ K
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。( ~1 W( e% l" \9 n! P! f. i8 q, F* P6 U
% ?: M# g( u# e4 y0 b

& H- j2 C) U: }4 S19、CPAC(globe top pad array carrier) # }5 ~( J3 W" O- `
美国Motorola 公司对BGA 的别称(见BGA)。8 _% [- Y$ G; O# w$ m
! ]" b$ E8 E/ \3 {/ ?

3 c9 R' M6 M- K8 S  [& N& Y# k20、CQFP(quad fiat PACkage with guard ring) 8 G8 z1 J* ]% v
带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI
8 F1 p+ z$ Z+ ]组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola   `* Y& `; |4 z
公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。
! @  B* v' [5 L9 Y* B) [+ `# ?
3 K9 ]( V! T1 h- H) Z
: h0 u7 P" z, u) t3 Y7 d
21、H-(with heat sink)
' o" V+ c& v0 h- j/ e/ h表示带散热器的标记。例如,HSOP 表示带散热器的SOP。' u: U- K8 U, l4 t4 J" m

9 M$ S2 C# f3 M; C1 }) ^5 ~* ?

+ b  m: l7 y0 D& k6 i7 A22、PIN grid array(surface mount type) ( K8 c! Y" G- y- P
表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm # A, S5 K8 i; i% [: F& {0 E- k
到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得 不
1 w6 i: P  W# p3 B: w怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶
/ o& F" z, |- x4 y8 t& u3 H' \瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
9 _. J8 O4 n3 p( K$ H' I
0 r  A% ~, P- L
2 T2 Z& t: Y0 Y! A
23、JLCC(J-leaded Chip carrier) 3 h8 G# l& h0 m6 t+ |
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
+ e2 I8 E/ r/ P3 w& |& g
5 _8 Z2 K# P' B4 ~; s. F7 p
/ R0 n7 p( J  U- Q9 i( h: H
24、LCC(Leadless Chip carrier)
+ e2 M1 j: @( K无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。
5 q* m/ b/ M: h# h' X. S% F8 M4 F; M

' _5 Q% g' x3 r+ |9 a9 n25、LGA(land grid array) : S; Z" w! F0 u/ N5 v7 O. J
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 9 o1 m# _1 N7 H" ?/ u
中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻 抗 ' _: q6 f, V- y. `
小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。
8 u1 s( P+ x& I& J* _
5 o9 N* t9 y: r. K  ^6 U

1 J1 Q, W: g! b$ {26、LOC(lead on Chip) - W: e- W* a& d: C3 i) R5 h
芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片 的
4 z; V* w- \5 C0 O0 t. j中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。
# o* ?) g4 g# H. T. H
, H3 E* K+ |: F! ]% K! w. c9 y

( E- u6 A4 ]6 i+ l" b27、LQFP(low profile quad flat PACkage) 8 `6 {1 N* B9 U2 `
薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。! c7 C9 a+ d6 d+ f$ H& G

( b  ?: g/ C1 S
0 X3 g) X5 y0 l# n- p' B* v4 Y5 x
28、L-QUAD
" O% @) P/ U5 ^) ^% ~陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 8 A4 [4 _& E8 B0 L  h6 O0 U
开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI
# L" V" j& F9 v) t3 |逻辑用封装,并于1993 年10 月开始投入批量生产。+ W% x( b- K3 j* w# C

" y1 s5 W) f" O1 r' t7 J7 T

" s: a! c) J2 l( b, S" T& }29、MCM(multi-Chip module) 0 \1 Y1 o& b- c0 U2 p7 T# Z
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L # }9 P7 _4 v0 T% y- }3 ~+ |
是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低 。 MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使
5 K6 b8 d- i: Q3 b. S, M用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
: d) g' F. R; G/ M5 @  |! u+ r/ mMCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的,但成本也高。
* l  y' F. L0 R- ]. ]) c& q- t; D7 b. o7 Q$ M

* m) K  B. Y: v. y- H8 D' q30、MFP(mini flat PACkage)
: \( R; G, d- H0 ?1 `& ~小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
! d5 D: W4 d. u0 V' i3 Z( q
! ~3 {0 S( E  Y2 ~4 ]$ B! e6 k

" l% I% e7 j9 `5 {/ T( m31、MQFP(metrIC quad flat PACkage)
6 I* Q5 @  ?- O. _5 O" e( ]按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm~2.0mm 的标准QFP(见QFP)。9 Q4 ]3 c! d, F, J4 ~
8 u" I; V0 T8 O; I) }& a! n
) D# i+ s. j* o+ m# ]# J
32、MQUAD(metal quad)
& ?# c( {% e3 o美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空 冷 条件下可容许2.5W~2.8W 8 t+ m  k/ N! c% [
的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
8 b0 m6 x) m' Z9 L
2 d& W+ `" d+ [4 z. A* D0 h+ Q
1 c/ f6 Y' g0 b* A' x. \
33、MSP(mini square PACkage)
# l  E% v6 {: T2 u. T" PQFI 的别称(见QFI),在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。8 D1 z8 m" W2 R+ s/ u  j; h

9 K% A' X: J5 @$ N3 R1 F4 B* S
. m8 n5 t* S% s
34、OPMAC(over molded pad array carrier) 1 e4 o% i0 a  O" L9 v
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
# V: [' c* [3 [" L$ P% X/ K3 C3 I. W/ c* H* F) e$ R: h

7 t# ~6 e' f" c3 Y35、P-(plastIC)
: a/ Q' f% V. @+ w# j: `8 Q3 L表示塑料封装的记号。如PDIP 表示塑料DIP。
% L0 X1 u5 d: G$ k' a5 n+ [4 }+ s
8 Q0 o& m: v; l
# i2 c( G: W6 n5 a
36、PAC(pad array carrier)
1 ]) G8 n: ~9 h' K- n凸点陈列载体,BGA 的别称(见BGA)。
: K+ O  e# c; _2 K( L& G
1 r. M; D# h0 B# b. i

1 L1 `% p) s1 B  L+ m7 e37、PCLP(printed circuit board leadless PACkage) 2 U, I: W( e% d' ^( A5 v
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
: R% N# A- p# S2 D& H" a/ A( t
6 X6 x: B* L  [1 \% ^% e
* K) ?1 X, O& ?. B
38、PFPF(plastIC flat PACkage)
* n1 d7 y1 Z4 i0 r* Z: W* c# X塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
$ ^/ G% l! a' x! D) n8 h1 m: M; w- ^! S8 t  E6 N5 |2 x9 H. h

  ?- c% i1 ?4 S3 B39、PGA(PIN grid array) 9 ]: V4 W' ?$ Z& X: ^2 l
陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 , [( @6 e7 F( `6 P2 b, c
用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64 & G0 C' `5 e/ x: T' g
到447 左右。 了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PG A。 另外,还有一种引脚中心距为1.27mm & X+ T# o; M4 h  }  ?
的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。
# W! M3 A' t) X0 s! s7 ?, {' w& Z9 `0 w& y
, z1 O! x3 L/ Y! s; X) C0 ^1 @
40、piggy back / ~8 z! _3 t1 y3 t) d, [0 o
驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如,将EPROM
9 i; w; q. z. b, r5 \( d# ]. w5 n插入插座进行调试。这种封装基本上都是 定制 品,市场上不怎么流通。& _& M1 o' g9 _0 f

, O3 x5 I( r" r: S

2 M9 i9 S' q) m/ y, _41、PLCC(plastIC leaded Chip carrier)
1 ]4 M4 c5 x) e0 N! S3 r! ^) G9 Q3 F带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出,呈丁字形 , 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM * U) s* [- u# \: l2 A2 a
中采用,现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm,引脚数从18 到84。 J 形引脚不易变形,比QFP / p! O+ x( }, I) Z# y& O
容易操作,但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前,两者的区别仅在于前者用塑料,后者用陶瓷。但现 在已经出现用陶瓷制作的J . a: l& B, d+ G  w4 r8 x, U! V
形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P -LCC 等),已经无法分辨。为此,日本电子机械工业会于1988 年决定,把从四侧引出 J
2 x# C6 f5 n5 [( [% V$ n形引 脚的封装称为QFJ,把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。7 T" Y  I8 W, a8 n3 H, _; R
/ r- u2 f# l5 w. O: W% Z
' [0 J  Y! J" M& e. o$ e2 k
42、P-LCC(plastIC teadless Chip carrier)(plastic leaded chip currier)
: i/ L9 T8 X# Y- _8 |有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
' F/ R% `/ y% c, r/ O9 W- E; sLSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。$ b& T1 O8 r- \- D9 |- ?

9 f' Z% D1 T' [  H! W- q( f  {! q4 b
9 T- r5 r5 K) q+ X+ O& Q( e) A
43、QFH(quad flat high PACkage) ' |' p) U: g: h9 E5 v& I2 D
四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。) S/ S& R/ ?6 G: ^3 e

) i$ w' u. D3 b! h& ?9 ?

, J" @! A- @4 x# p" Z9 J44、QFI(quad flat I-leaded PACkgac) ) }- F9 |- q! q9 w; n) o
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字 。   q3 x, |0 x2 `6 Y- Q! g# c+ y: r
也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面 积小 于QFP。 日立制作所为视频模拟IC
$ I3 W7 T/ y* B/ G开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。
: D3 _1 l+ B  e6 R
" M* m8 _: g1 [7 t3 z) y

; j1 f: G2 @( U0 \5 e3 _45、QFJ(quad flat J-leaded PACkage)   ]2 \; s* U2 E" o8 Q0 `/ w
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。
1 j2 J# v% i  ^7 q! K材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC),用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。 " b) `0 e3 H2 Q1 }4 l
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。
( y1 ?* v5 h, w* R0 Y* K; N% y* ?2 ~0 d$ Z
& g  v8 M# ~& x- E/ c
46、QFN(quad flat non-leaded PACkage) . y9 x/ d: h$ d/ {
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP & T3 D* K5 s& u7 }
小,高度 比QFP 低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多,一般从14 到100
6 Z' r8 {: L. S% O# h$ r左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。塑料QFN 2 U# j% _! M2 a+ }% E% _' o" a
是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外, 还有0.65mm 和0.5mm 4 Y' ~6 S' e) v4 m- {
两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。8 q: ^4 ~! [* F: W

+ ?% s$ Q1 S8 Q4 e5 a% p, |
+ r3 Y; |2 m$ X: ~9 Q5 I
47、QFP(quad flat PACkage) 6 |$ D- v7 q# u, m* I
四侧引脚扁平封装。表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶
$ F8 U3 o3 }! w9 g! ^/ K瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时, 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI
4 K- n# D- u9 K7 X1 J! W( M4 Q2 X1 Q封装。不仅用于微处理器,门陈列等数字 逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、
, t% ?# k  i; a0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
; C  p) i, ^/ k; x0 ^日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP
" ?/ D( @$ p4 {. t& T8 f/ f的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为 QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm ) Y9 W1 Z: |5 o$ n1 F. D8 L# X
厚)和TQFP(1.0mm 厚)三种。 5 B" y2 z" }4 ]' w
另外,有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm + Z! ]7 E7 z) R: B" G) H$ a, s; j
的QFP 也称为SQFP,至使名称稍有一些混乱 。 QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已 2 P1 T. f, c1 a- e
出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂 保护 9 @. n! p# S2 Y! d
环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI
; J/ }  c! l! b4 }: V) y方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348
7 w8 h- ~/ U1 t的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见Gerqa d)。; C( o$ }& q4 C6 q! S) v( G- e# g
- N9 D3 Q( V" u% q5 {% w9 L

% n9 \8 R9 t  `/ h/ T" W48、QFP(FP)(QFP fine pitch) ( L8 ~3 O; u4 V8 ]# P
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
8 t7 r6 S0 V$ f" n( \5 g) }0 q' G7 ^1 y3 g

. `* I4 a' D: f4 F6 v2 C( C/ p5 G49、QIC(quad in-line ceramIC PACkage)
2 d! T6 Q. m( q陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。8 b& }& M* R( n
4 }( Z( C0 Q0 R

0 q9 l2 N. U1 K0 F50、QIP(quad in-line plastIC PACkage)
/ d* H% n/ I2 Q* u- W塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。- }6 R/ [2 N& M

) ?/ K) m: Q- B  F" ]7 _
0 N  i; m4 t8 X+ Q
51、QTCP(quad tape carrier PACkage) ! f  i" `0 c4 D% V
四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。7 q! a# B! o: x0 f
7 N/ F+ X" F7 u+ m

% j# J$ c. E" a) d52、QTP(quad tape carrier PACkage)
! D- I$ O/ Z  d四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。4 ^& M" P) ~1 q& r

: z7 f4 n  }: E; s* ^4 w" G
: n4 v% v0 e: h: a1 n% e2 p
53、QUIL(quad in-line) 7 C2 P4 ?- I% [) h, i9 E, `) S# [
QUIP 的别称(见QUIP)。
) V4 U& o0 W) S1 B( C
  ~8 G3 G9 u) B6 F# E
7 I+ l& n4 P2 n
54、QUIP(quad in-line PACkage)
8 a! ^3 `9 G! ?( V$ E3 l: e四列引脚直插式封装。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚 中 $ A! w  P2 x- Z4 d0 ~1 D
心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 5 H, j; \) C# u3 l  _3 O
更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。+ B2 r, Z& z- e
- L! M) P) J/ y7 G4 X5 y
8 R- W5 t$ J* r1 m! f, _
55、SDIP (shrink dual in-line PACkage) 3 k" l3 V( u8 {
收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54 mm),因而得此称呼。引脚数从14
( g- _5 v( F( {. B5 W1 A4 a到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。
, J4 r* ?- W" O( N+ ~! h9 O: l- p- T0 l. o3 V$ Y" j- S
$ u9 L0 C, V/ R3 q# ^5 ]
56、SH-DIP(shrink dual in-line PACkage)
6 I8 `( d% v0 m, T5 w同SDIP。部分半导体厂家采用的名称。
9 X9 i, J# e$ }3 u. c1 s# n
7 x2 O6 m) k+ k& i

0 Y8 A: K3 Y- S  ?57、SIL(single in-line)
" \7 }& i  y+ @SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。4 m" Z! W: R" c

' L/ A* V& c/ e& C7 `6 V
- v, w' N2 Y8 i) b, `2 U) E) ~, B
58、SIMM(single in-line memory module)
+ b( B+ ]. r8 {单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30
4 h5 _/ m& E2 X" A/ ~电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 , N$ X9 Z: |/ O' Z  D" `9 {, ], L
计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。
& y, S" w6 }& ?% M" \
* m8 I+ s' E8 A8 J: n4 g
2 a+ g1 m0 C$ c; R7 {
59、SIP(single in-line PACkage)
2 ^: t4 C$ s! z单列直插式封装。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm,引脚数从2
0 [9 _' u6 t) F5 P& ~& g5 {: z% K+ c7 g至23,多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
5 E! {  F2 f; N5 A1 F! R* G9 X0 s" o" G! F1 d- l) @
" `- B8 E3 Z5 [# C" F* d% N
60、SK-DIP(skinny dual in-line PACkage) $ I7 C; K2 E5 [
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。
* A  W# i2 j& m' {
7 @4 b  n3 |* z: E

& {% N1 y5 i' O/ d61、SL-DIP(slim dual in-line PACkage)
* S7 W2 H8 e6 CDIP 的一种。指宽度为10.16mm,引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。( F1 ~, l4 C! ]  S9 |6 ]! H: M

+ C( r6 c1 B  I( T* z2 L8 M
- S$ m: N5 A( r- m3 M8 s  N
62、SMD(surface mount devICes)
9 u, O9 J, z2 c5 F1 Y表面贴装器件。偶而,有的半导体厂家把SOP 归为SMD(见SOP)。, f" F0 v3 I) }" Z/ M( l, m
0 }+ G4 m+ K; C2 I

& I7 a) W5 a& `+ |1 ~; v! @63、SO(small out-line)
3 `$ G- q! D% A1 sSOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
4 z/ G! C. D# O9 h8 A  D* e" w
2 p4 o0 [% o3 t$ L! I

5 r1 u) x* q! U/ o64、SOI(small out-line I-leaded PACkage) , H1 L# w% ^, `4 E
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心 距
) K7 T( W- v) t1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。
9 H: T% C3 L% n  R/ y- Y/ U& q5 S. x& r6 O# C9 i8 {6 U3 q
$ g- T% e2 q4 c6 z, }7 v& k
65、SOIC(small out-line integrated circuit) 1 ?8 W: [4 |( S" d9 r6 k
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
) a( F8 s2 r2 D8 }! v: c/ A
+ N: ]* ]: P! o7 f+ v1 F

/ a8 X  L9 J6 f66、SOJ(Small Out-Line J-Leaded PACkage) : Q3 q! ]+ f6 k  j& J3 k4 }7 U
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此 得名。 通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI
0 d. Y) V' p$ e; B) q# s, Y电路,但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM )。: Y' }) g2 ]  H7 t; s

( |' }6 L# o' |3 B( q

' Z' z7 |- n' P$ {8 n# ^# P67、SQL(Small Out-Line L-leaded PACkage) 9 b8 y0 W, e4 p0 L, p
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。# [2 n& P0 ?  i
$ o8 J/ [+ P& J1 M
) Q1 C( j4 p: z7 C8 b8 T, L8 V
68、SONF(Small Out-Line Non-Fin) # i8 K2 B4 b9 q+ a" }" F
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别,有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。. s/ b( K* O  N
. k5 k7 u( n3 `; J
$ w* ?1 q( G: r* x2 I
69、SOF(small Out-Line PACkage) 6 |9 y! @$ |' e# D/ P
小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。 0 k$ X9 u- L0 E2 }6 `4 H
SOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10~40 的领域,SOP 6 k; A. J/ n0 l9 q
是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8 ~44。 9 ?( [  S$ y7 ~
另外,引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为
6 R- u! l' C1 O+ W1 @  U; x& iTSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
# y+ i# T, i, k; o( }% M: d: h
4 D. `2 }, B( v: ]
7 X. W* `* T+ }. a
70、SOW (Small Outline PACkage(Wide-Jype)) ! @. y" Q2 W4 o5 g
宽体SOP。部分半导体厂家采用的名称。8 B! Y8 \, N- k+ u0 C' j" x

/ A7 q( z7 p; \
作者: srilri2    时间: 2020-8-20 13:11
BGA接触的比较多
作者: fordies1    时间: 2020-8-21 09:56
zs_king 发表于 2020-8-20 22:577 z. x8 q7 ^2 t/ s; e/ }6 @% x
最近正在学习SIP相关东西,资料太少了。倒出逛逛
( E9 C- y. n& w7 i6 \- D9 |
你有好的资料也分享一下给我可否?' W! d) V$ ?( }4 L/ u% K5 `

作者: fordies1    时间: 2020-8-26 09:23
zs_king 发表于 2020-8-25 21:53
. m6 C5 E/ I' j. W. u就买了本毛老师写的书,感觉不够 。
% o! R1 D, R8 R8 `9 s0 b
感觉理论知识很多很杂
2 x* ^& }; T+ U6 B6 ]
作者: cs561123    时间: 2020-8-28 11:40
专业




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2