EDA365电子论坛网

标题: 引脚悬空的疑问 [打印本页]

作者: ayang 时间: 2010-9-29 11:37
标题: 引脚悬空的疑问
按理来说,CMOS电路不用的引脚一般不能悬空，否则易受干扰。但是仍然看到很多设计里有大量的悬空引脚。是不是能否悬空也要分不同情况？

什么情况下可以悬空，什么情况不可以？望指教！

作者: 轻骑追梦 时间: 2010-9-29 15:58
能不能悬空主要看数据手册中对管脚讲解，以及看看原厂的参考设计！

作者: rgki_324 时间: 2010-9-30 20:03
你可以看他是输入还是输出引脚，如果输入，确定一个电平，如果输出，一般问题不大。参看datasheet是一个非常好的选择。

作者: jingpei520_2 时间: 2010-10-8 10:58
我一般这样做：对于输入，统统接地或电源；输出就不管它

作者: mitiger 时间: 2010-10-17 19:44
还是看datasheet确定引脚的接法

作者: blueskey88 时间: 2010-10-21 17:26
引脚本身带上拉的话，可以通过软件设置，如果没有的话，未用的引脚作为输入时接上下拉，作为输出时为输出为低电平

作者: jefanlin 时间: 2011-5-8 22:50
6F正解

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)