实际上，由于设计成本和复杂度等原因，并不是所有的信号完整性问题都需要克服。只要能够找出对系统造成危害的主要因素，以采用相应的解决方案即可。在某些应用中适度的过冲可以使信号沿变陡，提高了响应速度，但是会使抗干扰能力下降并干扰其他信号等。以下利用捕获到的波形来进行分析和识别。
(1) 反射与延迟：由于阻抗不匹配及传输线过长造成如图1所示的包括反射和延迟的信号波形.
如果图1所示的波形是一个时钟信号，当上升阶段出现的下摆幅度过大，会造成系统的二次触发，同样的情况在下降阶段也会出现。如果信号的上冲超过了器件的工作电压VCC，可能会造成器件的损坏。
通常，当传播延迟Tprop小于上升沿耳速率的1／6时，传输线效应可以忽略；当传播延迟Tprop大于上升沿马速率的1/2时，传输线效应比较明显，必须注意。
(2) 反射与串扰。图2所示为反射与串扰的复合波形。从图中看出由其他信号引起的串扰延长了信号的下降沿的宽度，使频率响应变差。如果该信号是一个时钟信号的话，当串扰峰值超过‰门限电压时，还可以对触发器等受控器件产生误触发。
对于这种信号完整性问题，需要将该信号远离产生干扰的信号源，或者改变该信号的布线层，或者减少产生干扰信号源的输出驱动强度。
8 x% u: L% Y4 A/ U/ v
图1 反射＋串扰造成的信号完整性问题
图2 反射＋延迟造成的信号完整性问题
(3) 由于差的频率特性未充分地考虑传输线上的分布参数(感性负载及容性负载)的影响，使所传输的“1”和“0”发生了很大的变化。而且随着频率的增加，其特性也越来越差，如图3所示。从图中看出，所接收的信号已经由数字信号变成了模拟信号。
t! ]" G* w4 M# v. I( B
图3 复杂的信号完整性问题
为了克服这种复杂的信号完整性问题，除了使用正确的分析工具外，在电路设计时应选择正确的布线策略、缩短连线、严格的阻抗匹配、合适的信号接口标准和器件封装，以及降低工作频率或提高边沿速率等方案。
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |