EDA365电子论坛网

标题: 求教各位高手,生成网表问题 [打印本页]

作者: n042208    时间: 2010-8-20 18:22
标题: 求教各位高手,生成网表问题
生成网表时,错误如下:
/ Y! E5 w: a# VLoading... E:\CadenceWork\毕业设计\IF\rev10\allegro/pstchip.dat7 t% ]  O( k8 D8 N2 G
Loading... E:\CadenceWork\毕业设计\IF\rev10\allegro/pstchip.dat9 x8 z" F0 F4 ?6 j; B/ E1 q
Loading... E:\CadenceWork\毕业设计\IF\rev10\allegro/pstxprt.dat0 b. x9 G0 ^! Y3 u3 I, l
#38 DDB_ERROR: Terminating character ':' not found on line 965.
5 V6 f! C( a4 l1 z  i2 i9 r              DDB_INFO: File E:\CadenceWork\毕业设计\IF\rev10\allegro/pstxprt.dat not loaded.& U; l' h+ t: n# i" q# l7 h* ^
Error: Line 965 in file E:\CadenceWork\毕业设计\IF\rev10\allegro/pstxprt.dat:9 t5 L6 H& G6 d# V+ p  a* M) m
   Error loading the parts list file  
5 p4 {. ^! J! z" G( Z' g Detected in function: ddbLoadPstXFiles / J# ^! ^( V$ N
#44 Error   [ALG0036] Unable to read logical netlist data.' w# U3 @0 W/ x8 X
Exiting... "C:\Cadence\SPB_15.7\tools\capture\pstswp.exe" -pst -d "E:\CadenceWork\毕业设计\IF\rev10\rev10.dsn" -n "E:\CadenceWork\毕业设计\IF\rev10\allegro" -c "C:\Cadence\SPB_15.7\tools\capture\allegro.cfg" -v 3 -j "CB Footprint"
& ~0 G' `! L7 M7 A/ l1 E9 Q6 ?* e0 K% F, w& ^9 D
*** Done ***
& G: n" F: d0 a* c. G/ V
8 K: z4 r) N: R4 k1 q, |( {实在想不出是什么问题,望各位高手不吝赐教,先谢过了
作者: dcd    时间: 2010-8-20 18:34
“毕业设计”,不能用中文名
作者: dcd    时间: 2010-8-20 18:35
但我不是高手,我估计是那个原因吧
作者: n042208    时间: 2010-8-20 22:36
谢谢啊,我先试一下先
作者: n042208    时间: 2010-8-21 10:54
问题已经解决了,是原件的编号出现了非法字符 空格,为了避免大家与我犯同样的错误,特写出错误原因及查找:
8 ?) f: c3 ?% _5 P  c1:首先在capture帮助文档中查出ALG0036错误代码的解释及原因,如下; i) a. i( z4 T) @# \. d) o% T8 Z
There was an error encountered while reading PST*.DAT files. This error is probably caused by invalid characters in the PST*.DAT files. You have probably modified your netlist files since importing logic to PCB Editor. Remember that even things like deleting a net that doesn't have a net alias and then re-drawing it will result in a new net name since net names are auto generated.7 X2 S/ h1 U6 E
2:查找对应的错误文件pstxprt.dat中965行,知道错误的元件编号(此处为R24 RCK02A1)
% j# z/ J# {' {# }  C+ W3:查找原理图中对应的元件,发现元件编号为R24 RCK02A1,出现了非法字符空格,因此将元件编号修改为R24
: z+ }' p/ i" j- w4:重新生成网表,问题解决了
作者: Dandy_15    时间: 2011-10-20 18:16
呵呵,谢谢
  U1 K4 K/ N  X7 V
! T2 q  \+ g/ }$ p. I哪种试都没试过就说是中文字体的原因的人应该好好想想,当然用中文字符不是好习惯!




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2