EDA365电子论坛网

标题: module裡面的via mirror後無法加測試點如何解決？ [打印本页]
作者: seawtl    时间: 2020-6-24 08:53
标题: module裡面的via mirror後無法加測試點如何解決？
將BGA和周邊零件，trace，via生成模組後，mirror模組，發現VIA的屬性是VIA is mirrored，測試點無法增加，大家有無辦法解決，謝謝) e* v/ Y" j' V% j5 e4 H0 B3 \
作者: yin123    时间: 2020-6-24 13:49
帮顶
作者: seawtl    时间: 2020-6-24 14:17
yin123 发表于 2020-6-24 13:497 }1 g3 \4 W6 {; T0 z
帮顶

- [! N' T# \: R0 O謝謝幫忙頂帖  F" t" U, S- k+ e




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2