EDA365电子论坛网

标题: 请教晶振电容在PCB的摆放问题 [打印本页]
作者: 枫亭幽竹    时间: 2020-6-23 17:33
标题: 请教晶振电容在PCB的摆放问题
偶平时设计过电容再到晶振，周围包地，晶振下保持干净完整平面。
8 u% w" Z& p$ k9 X$ S在一些硬件指导或者DEMO上有这两种做法：! M9 b/ d* U( K3 i5 B( A
1、有先过电容再到晶振；
) A# v' e  B8 S* P2、有先过晶振再到电容（以前听老工程师说这会产生STUB效应）；" o$ Y2 d0 K8 d' v; Y4 {6 }& m1 R
有些DEMO参考板客户强烈要求按DEMO板布局布线，毕竟这是调试没有问题。
* \; C- l0 ?+ `5 L& m& D& W- h平时没有机会调试，请大神解释下这两种处理方式。" a4 K) m# ]5 g- p" w( j
0 D( T: J, u/ i5 N

1.png (56.15 KB, 下载次数: 6)

1.png

2.png (51.36 KB, 下载次数: 7)

2.png

3.png (72.73 KB, 下载次数: 7)

3.png

4.png (253.32 KB, 下载次数: 5)

4.png

5.jpg (45.19 KB, 下载次数: 5)

5.jpg

6.png (137.12 KB, 下载次数: 9)

6.png

7.png (20.73 KB, 下载次数: 6)

7.png
作者: xxxxc    时间: 2020-6-23 17:55
一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题
作者: 枫亭幽竹    时间: 2020-6-24 09:11
xxxxc 发表于 2020-6-23 17:550 ~* N' t: t( X( O) m$ z
一般情况我都是第一种 后面几种有些参考板也遇到过 主要还是第一种 目前没遇到任何问题

$ ]! a- r/ d$ `3 t3 v也是和你一样方式处理。
: x& A. f, Z0 o0 t2 Y& }
作者: fisheryzh    时间: 2020-6-24 09:41
到底是先过电容，还是先过晶体（晶振）这个不是原则。8 v" r" Q7 Q. l: j* U
布局布线原则：
* o, b: u2 J/ v) A7 ^3 m# t1、减小寄生电容和寄生电感，晶体到MCU的引线等长，走线长度足够短，避免分叉；
4 _1 @+ @% c5 c) |0 }& Z2、MCU的电源要有足够的滤波电容，保证高频干扰串入晶体电路；
" j4 K5 M; D6 K3、晶体电路需要包地，包地的地线需要打过孔到gnd layer；6 k/ E8 `; f: s, x9 q2 `
4、晶体电路远离高频信号；( F# i1 ?* m* X
5、电容是放在晶体和MCU的中间，还是外面，依然实际器件尺寸和布局布线情况选定；
作者: 枫亭幽竹    时间: 2020-6-24 10:11
fisheryzh 发表于 2020-6-24 09:41
, g, P2 r# @* I, x" F到底是先过电容，还是先过晶体（晶振）这个不是原则。( b1 ]2 j+ a5 V# A- U1 C
布局布线原则：! h3 n2 o8 @2 o1 {, K
1、减小寄生电容和寄生电感，晶体 ...

/ U# ?2 r- F: c* e' Z1、靠近MCU越近越好，即引线越短越好；
. z/ m# E4 n4 Q5 V* b2、等长倒是没有做过，一般加粗类差分处理，周围包地打孔；) X! P" a6 g6 z+ T
3、远离高频，敏感信号，热源，DCDC，继电器等干扰源；
3 b' u4 p! ^  R0 h4、基于结构所限有时也考虑放在晶体两边；! d6 [) A3 M; b" [* q, N7 e2 @) @

1 a" B+ y, q0 N3 k6 U' xPS：1.基于以上设计，两种是否都OK，有仿真或者实操的帮解释下。& Q' y% c) u3 B
      2.有时做不到以上第三点，但是相邻或接近（如1-2MM内），晶体下还是保持干净，是否也是OK？
# n7 X# N$ y8 i  f9 |3 j# K0 \
作者: topwon    时间: 2020-6-24 15:15
靠近MCU越近越好，即引线越短越好；
" T' m' ]; R! K6 E, ~6 ]+ O9 u-----一般是这样，但是有时候主芯片发热比较严重的话，要考虑温度对晶振稳定性的影响，可能还要考虑适当地拉远一些。
作者: 布鲁斯    时间: 2020-6-26 08:52
看看
作者: 张湘岳    时间: 2020-6-30 19:26
没啥区别，这里的电容不是滤波用，是震荡电路。
作者: seawater    时间: 2020-6-30 22:50
我常用的都是第一种，没出现过问题！
作者: fanglei2583    时间: 2020-7-1 08:41
应该是先过晶振，后过电容
作者: lee453945    时间: 2020-7-1 10:34
这电容不属于滤波，所以位置只要就近晶振即可，振荡作用
作者: zoroc    时间: 2020-7-1 10:58
学习学习，电容应该是滤波的作用吧
作者: 硬件小业    时间: 2020-7-2 08:41
我都是先过电容再到晶振
作者: 13634169274    时间: 2020-7-20 07:51
这个情况基本没考虑过，因为看到的基本上都是第一种，所以习惯性的就喜欢用第一种
作者: 稀饭饭    时间: 2020-7-20 09:31
ST官方关于晶振的处理分析文档的。

AN2867 Oscillator design guide for STM8AFALS, STM32 MCUs and MPUs.pdf

2.9 MB, 下载次数: 30, 下载积分: 威望 -5

作者: sean zou    时间: 2020-7-20 19:24
这种频率的晶振对于电容的摆放位置要求不高
作者: tdl    时间: 2020-7-22 12:29
我用的先过晶振在再连电容没出现问题
作者: 星星点灯    时间: 2020-7-22 16:51
学习学习！
作者: 随风飘远    时间: 2020-9-22 09:05
这里的电容不是滤波用，是震荡电路。位置只要就近晶振就好
作者: 哒哒。    时间: 2021-2-4 14:46
稀饭饭 发表于 2020-7-20 09:31
, {4 w+ I0 }$ O; hST官方关于晶振的处理分析文档的。
- ]. V! w/ g# Z
对，有些官方手册会有布局布线的指导说明。4 r8 i- d' j$ [* N3 l+ L$ c
作者: anderson5198    时间: 2021-2-4 15:18
这两个电容都是晶振的负载电容（启振电容），电容的大小会对启振的频率有偏差。所以这个电容要与晶振的回路越短越好，也就是说在你提供的Layout图中的第5个是最好的。虽然各种布局都不会影响工作，但是对EMI, EMC的设计要求就不一样了。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2