EDA365电子论坛网
标题:
mobile ddr 地址线的问题
[打印本页]
作者:
whyseu
时间:
2010-8-8 18:48
标题:
mobile ddr 地址线的问题
小弟有几个问题，还麻烦各位大侠解答一下：
+ ]9 L! R' A* O& W5 K
1.我想把mobile ddr的地址线（不包括控制线和数据线）连接到fpga上面。请问是否可以连接到任意的I/O pin上面？
7 L. R2 \1 t; J
2.是否需要加终端匹配？如果要的话，串联还是并联，加多少阻值的？
2 W* x0 [( M4 N6 L- d. Z: I0 T. d
谢谢！
作者:
liqiangln
时间:
2010-8-10 15:21
可以连接到任意的BANK，注意这个BANK的电平要设置成跟RAM一直。
; c- L) C! G( l+ S5 x7 {8 Z! z' T
3 Z9 R$ }6 b7 }, C9 Q7 j% l/ H$ k
地址线需要加终端匹配，如果是1：1或者1：2的情况下串33OHM，如果地址线是并行连接的多于2个RAM，需要并行，上拉50OHM。
e2 V) I4 C+ D% t b) K
) M: Y) h! z- G4 ^: r3 m
其实这个做FPGA的人，应该知道内存控制器的设计方法，通常有推荐的BANK来做的。
作者:
whyseu
时间:
2010-8-10 20:11
还请版主解释一下什么是1：1，1：2？什么是并行连接多于2个RAM？谢谢!
作者:
liqiangln
时间:
2010-8-11 09:06
1：1 就是内存控制器对应RAM的数量。（通常是对地址线来说的，因为是共用的。）
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2