EDA365电子论坛网

标题: SiP面临的封装和测试挑战 [打印本页]
作者: STM    时间: 2020-6-17 11:31
标题: SiP面临的封装和测试挑战
  SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
8 B; |6 B5 n& b" X
         

. T! w; R! h5 ?: h
         

* N5 \0 T' M; q
        图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。
" Y; E4 I( s* E8 o4 u
        他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。; \2 g5 c  f9 c& f- [2 `% C
         

  ~! k2 u' h4 ~- y8 V4 o) |
         

# J. n. y; W* a( d7 O, ]" K* d
        图6：AI新品的封装技术。

# j! t! \- `6 N, t, M        高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。! ~4 `1 F& Y$ k* R
         
% W3 L. q9 @- Z$ I: b
         
$ E4 \- K( ~% s7 P$ o, Y6 l& F) G( a- D
        图7：3D SiP技术的发展趋势。

; q: Q- j( k/ a' c" g        而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。' ?2 C( a# E! b
        SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。4 A% h1 H) a7 d0 a% \# J0 @
         
5 g( z5 F2 i* o$ L0 `$ U$ r
        通常来讲，SiP测试的方法主要有4种：# b! d# ?+ \7 Q) N5 S
        传统的ATE测试，难以扩展定制；, |4 P9 p: n8 q/ l# u! t0 j* ?% |
        In House Design Solution即定制化测试；
& C  M" {- l5 j) M, W        将系统级测试软件与传统测试仪器相结合；# [  a8 Y+ ~: o. Z% D
        Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。  X: ?" x# A) n7 R8 H7 [) {* a
        最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。8 U2 |/ @" i1 O

# ~8 L! @+ r' Q. z4 n
作者: zjsxuw    时间: 2020-6-17 13:15
因为系统复杂度和封装集成度都增加了
作者: CQzhangxs82    时间: 2020-6-19 09:04
各位大咖 你们好
) k" ^1 l4 E% B! I# L: G) B国产水基清洗液原厂 （洗助焊剂、锡膏、离子、非离子等其他残留物）自主研发.生产销售。产品适用于【Filp Chip、BGA、SIP、LGA、CSP、POP、PCBA、FPCBA、钢网、治具等】可替代国际品牌。品质保证，价格美丽。欢迎各位咨询合作共赢。   张先生13638371811（电话微信）
* z- V6 w& C% j4 A- q



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2