EDA365电子论坛网

标题: 新手3SC6410 DDR等长绕线！请大家指教！ [打印本页]
作者: yondyanyu    时间: 2010-7-14 16:36
标题: 新手3SC6410 DDR等长绕线！请大家指教！
新手3SC6410 DDR等长绕线！请大家指教！( N  s: s' a" T/ l+ w% ]5 c. \
1：CLK线差分线长51mm。
5 o2 B+ ~3 w2 m& J/ ]" e& ]! ^8 B5 U# k2：地址控制信号等长50mm。$ D) o8 ]0 e+ F+ h# Z* l
3：数据线等长41mm。" q4 y+ ]( y* D. `- W' p+ B9 h8 w

( z' X% C4 O( h# w5 h问题：- H7 {6 L3 P- y3 ~
1：这种叠层方式会不会有问题？( R8 B" j$ f" P2 Q/ Z: x: a0 B- X
2：走线的线宽线距是否有问题？' [: \0 t+ Z1 h. Z
3：线阻抗未充分考虑，只考虑等长是否可以？4 N4 b. m/ j' g  g$ @3 z
4：有无其他可以改进的！3 T2 Z3 S: w0 n, X5 v, R
非常感谢大家！
; w; \4 z( p7 \8 @/ ?6 ]+ r& ^1 j9 r8 h7 F' A
temp.rar (330.33 KB, 下载次数: 382)
5 Z/ B) q3 s8 @( H" J7 K' @
作者: lhliu6    时间: 2010-7-15 07:55
关注中，等高手解答。发现一个问题是你BGA内打的孔内径为0.1mm，工厂工艺应该达不到。
作者: yondyanyu    时间: 2010-7-15 09:16
1-4-1的盲埋孔，0.1mm的为镭射孔！
1 h5 f- o' Z' ^! `% E( n( l: d/ ^, T: f+ T3 y$ B
0.2的孔走不出来！
作者: zsq0503    时间: 2010-7-15 09:28
层设置有问题
作者: yondyanyu    时间: 2010-7-15 09:53
楼上的有何问题？谢谢！
作者: dw4736    时间: 2010-7-15 21:20
top-gnd-si-si-vcc-bottom
9 V/ t* ~7 q6 a1 p你的设置top-si-gnd-vcc-si-bottom) [4 O" D; X; d: u2 M
顶层和底层没参考平面
作者: yondyanyu    时间: 2010-7-15 21:35
由于使用盲埋孔，1-4-1的工艺比较容易做到，所以使用 SSGVSS的叠层！
: R; D( i# O: G  H顶层也参考G层！走线尽量第一层和第二层不重叠！
作者: yondyanyu    时间: 2010-7-15 21:37
由于使用盲埋孔，1-4-1的工艺比较容易做到，所以使用 SSGVSS的叠层！
$ R& N, a7 a% A% n顶层也参考G层！走线尽量第一层和第二层不重叠！
作者: dannychan    时间: 2010-7-16 15:06
个人觉得，阻抗最好用对称的层，二，你两边内存的过孔数不一样
作者: 七里香    时间: 2010-7-16 15:47
LZ的叠层方式需要改进，不然阻抗不好控制。因为要使用盲埋孔而使用这种叠层方式，有点避重就轻。如果6层线实在走不出来，可以考虑增加层数。这样成本应该不见得比用盲埋孔高吧。另外对BGA而言，最好每一个PIN都扇出一个过孔，这样性能应该会好些。
作者: wangjunchao401    时间: 2011-3-12 18:07
你的地址线要保证比你的始终线长1000MIL
3 o# P) Y2 H7 x2 [' `& S' u
作者: zhousea    时间: 2011-3-13 09:23
请问版主此板子可以正常跑起来吗？
  k: D6 K9 ?: b9 H, i' D0 t
作者: leavic    时间: 2011-3-13 17:10
DDR的阻抗只是因为驱动能力较弱造成的，负载阻抗太大可能会驱动不了，按单端50ohm做就ok了，没有特别严格的要求，像DDR3里面这个基本都不用考虑了，因为驱动能力已经到了120ohm。
作者: yondyanyu    时间: 2011-3-13 18:20
报告一下，可以正常跑！
作者: haoqichangcun    时间: 2011-3-31 10:58
图片上看线宽线距小于4mil了
作者: michaelming    时间: 2011-3-31 13:00
看到走的如此复杂，我的眼花了
作者: 轩辕浪    时间: 2011-3-31 13:31
完全没问题，只是没必要走这么长的
作者: jenkin2000    时间: 2011-4-13 16:51
围观。。。。。
作者: 红胆    时间: 2011-5-29 18:22
看不了
作者: routon    时间: 2011-5-30 10:58
一阶盲埋孔的叠层只能这样安排。但是DDR的部分完全可以用通孔的，建议只在6410用盲埋孔。每组（8根）数据线最好走在同一层。DDR部分最好先把地、电源孔打了再走线。间距和阻抗跟制板厂协商是可以调的。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2