EDA365电子论坛网

标题: pads logic怎样对错误进行验证 [打印本页]

作者: fedorayang    时间: 2010-6-15 10:08
标题: pads logic怎样对错误进行验证
有没有提示错误的检查
作者: eie    时间: 2010-6-15 10:28
在原理图中你想检查什么错误?
作者: fedorayang    时间: 2010-6-15 10:53
本帖最后由 fedorayang 于 2010-6-15 11:01 编辑
% p7 p3 q3 R8 q8 p; ~& u6 z: j/ Z" |4 U
两个不同的网络名连在一起,有些引脚没有连接,元件存在相同的流水号等等。
作者: eie    时间: 2010-6-15 11:21
你所说的“不同名网络”在画原理图时PADS会让你连上线吗?! 他会自动改成同一个网络的。5 F' d% O3 r3 S! n$ I2 `8 \
引脚没连接? 出个Reports吧,里面有个Unused项的就是了。
; G- T: m/ R- r“元件存在相同的流水号”? 你是在开玩笑吧?
作者: ljdx    时间: 2010-6-15 12:16
tools->compare/eco,就是,不过我很少查
作者: eie    时间: 2010-6-15 13:50
tools->compare/eco 是和PCB比较了,不是在原理图设计初期的检查,明白?
作者: fedorayang    时间: 2010-6-15 15:56
,logic没怎么用过,提出了这个白痴的问题,请原谅
作者: ljdx    时间: 2010-6-17 09:39
本帖最后由 ljdx 于 2010-6-17 10:05 编辑
9 n( ~, q3 M5 p% m( K
tools->compare/eco 是和PCB比较了,不是在原理图设计初期的检查,明白?
  U( m0 v* ~" H6 feie 发表于 2010-6-15 13:50
) X) v4 x4 P# i( C# i5 _9 k& R. g' a
0 ?6 ^% s  Q" E- Y3 q3 x
" Y( n' t1 e  f$ P6 o( K
  也可以查错的,我用过,感觉不好用而已。这个是我随便拷pads例子里面的原理图,运行compare/eco后提示的错误信息PCB Net List Errors Report - previewstart.sch - Thu Jun 17 10:00:12 2010
3 f/ G3 y- O: p! o-------------------------------------------------------------------------" m  m$ X2 [0 v* s6 a
Design to Library Part Consistency Check& E! P1 x2 p% p3 p
----------------------------------------" L8 ~4 `- J3 V, x" J7 q
Part Type LED has the following gate pins that do not match to the Library part:* R' [. S% D3 N$ M& A+ r. U# d5 u
(A K) (K A).
* E) s( R7 K$ VNon matching Part Type LED is used by the following parts:
$ p1 M$ W7 v- f+ t! R- f( t  R D1 D2.
' K# n$ V2 O, N$ s" b) X
: j: h0 @1 O; `Single/Zero Pin Net Warnings
5 i: V3 p3 q/ i# V" K! m----------------------------/ U# t' [; x4 z* y& s6 F: `
Net D00 has less than two pins in PCB net list file.1 O  T7 J, y4 ^! j- ~+ ^
Net D01 has less than two pins in PCB net list file.9 k6 j8 o. Y' g9 l3 W# w& U3 m
Net D02 has less than two pins in PCB net list file.
/ I1 n. s$ Z" `# h& {. a, A; ZNet D03 has less than two pins in PCB net list file.1 A/ W6 H4 t+ K3 N5 X1 H" d
Net D04 has less than two pins in PCB net list file.
2 G. d  t4 _+ j3 jNet D05 has less than two pins in PCB net list file.+ l' J. h7 W6 J: P0 A$ f
Net D06 has less than two pins in PCB net list file.
: p: h' X1 l- J, v. [9 O( qNet D07 has less than two pins in PCB net list file.
9 N; s, [/ k  D+ D% @7 w& L6 K' m# `0 M4 D4 l4 |
Schematic Connectivity Errors
4 Y# O- N$ `0 W' C2 }: X-----------------------------  s9 l7 P3 Z8 c6 R6 B( O
No connectivity errors or warnings.




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2