EDA365电子论坛网
标题:
基于PCB信号完整性的反射设计
[打印本页]
作者:
zjsxuw
时间:
2020-4-9 14:26
标题:
基于PCB信号完整性的反射设计
随着半导体工艺的进步，晶体管特征尺寸将持续减小，因而信号的上升边必然持续减小且时钟频率也必然持续提高。相应的时钟频率的不断提高则又促进了上升边的不断下降，因此也就引发了愈发严重的信号完整性问题，在高速数字系统中，对于频率达到百兆甚至CHz以上的信号，会由于系统的信号完整性的问题而导致信号质量不佳。甚至对于不到50 MHz的信号，由于其电平跳变时间在Ins甚至ps级，最终PCB产品中依然有可能会m现信号完整性问题。
6 T$ I! q. {* h. @9 U
为了缩短开发周期提高效率，在高速PCB设计过程中可以借助有效的仿真工具对关键信号网络进行仿真以辅助设计。在本设计中将使用Cadenc:e Allegro软件平台下的Allegro PCB Sl GXL、Allegro PCB PI op工ion XL及SigXplorer相关仿真组件来对系统单一网络的信号质量，信号间串扰及电源完整性等问题进行仿真来支持叠层设置、布局布线等规则的选择，以此对高速DA/AD电路系统提供硬件设计技术支持。根据仿真的结果确定电路的最终方案，优化了PCB设计。
. B) Y/ P9 z; a% i) G( r& b" y0 Y, _
- r" I+ x$ N& q, B
. z1 \& i6 d* U
作者:
a欧米伽
时间:
2020-4-9 14:52
嘻嘻嘻
作者:
lnb0510
时间:
2020-4-9 15:40
2575272572727
- t9 n N; i% c; n, _
作者:
QQM1123
时间:
2020-4-9 16:14
学习学习学习
3 k$ `1 h9 Z3 L; k& v/ k
作者:
foxbear
时间:
2020-4-9 17:24
学习
作者:
zx_01
时间:
2020-4-9 22:24
感谢，了解一下。
作者:
zx_01
时间:
2020-4-10 07:49
楼主，为啥文章的名字和你发布的名字不一样？诚信一点好吗？
* ^ \- n% p, A, _( C1 q$ Y
作者:
wu6886
时间:
2020-4-10 09:36
看看!!!!!!!!!!
5 i/ W, f1 w6 M# B, v
作者:
wanmei
时间:
2020-4-10 10:05
学习学习学习
5 f/ p6 G1 L& |: ?' K
作者:
bingo1021
时间:
2020-4-10 15:59
cadence 大人来了，希望大家一起学习努力
8 [' v- |4 p/ i& Y+ u9 L, p+ R& f, ~$ \
2 G' n& [0 ]! Z* v& p
作者:
xuxiaojie_0718
时间:
2020-4-13 13:58
感谢分享
作者:
xem07
时间:
2020-6-15 17:31
感谢楼主的分享！
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2