| 如果是时钟Clk网络,主要看波形的单调性问题,是否跨越电压门限(采用8.0版本容易查看);4 y: H4 @1 @# r0 l. J 还有调用频谱分析仪分析时钟的EMI辐射问题,是否超过设定的标准限制。 如果是数据信号,看波形的反射和振铃问题,是否超过datasheet上给的噪声容限; 当然DDR2还须考虑时序问题,但是Hyperlynx 仿真时序不是很方便。$ |6 [) M/ _9 F. w' N) f+ Z5 a 欢迎拍砖补充! |
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |