EDA365电子论坛网

标题: MOS电平转换电路 [打印本页]
作者: jane@2013    时间: 2020-4-3 10:04
标题: MOS电平转换电路
MOS电平转换电路，为什么加上这个转换电路后低电平拉不到0？只能拉到0.4V左右。
# D$ u- u, x9 y' f' G& N% e0 Z! `0 s

MOS.PNG (25.99 KB, 下载次数: 3)

MOS.PNG
作者: jane@2013    时间: 2020-4-3 10:04
MOS开关内部二极管压差0.2v,是这个原因吗？
作者: jane@2013    时间: 2020-4-3 10:05
这种I2C一般灌电流是固定的，大多数是2-3mA样子，如果上拉电阻过小、MOSFET上压降（这种转换的MOSFET没有完全导通）、线缆上压降就会导致低电平高点。
作者: wangshilei    时间: 2020-4-3 11:38
这种转换电路与频率有关,工作频率最好不要大于MOS的工作频率.
作者: qiqiqiqiqiwu    时间: 2020-4-3 13:28
MOS开关内部二极管压差0.4v,是这个原因吗？
作者: anguchou    时间: 2020-4-3 17:04
:):)
作者: 草竹    时间: 2020-4-3 21:23
驱动低的时候，你要看这个点的分压是多少
作者: 哇咔咔009    时间: 2020-4-6 15:12
Mos管 3号脚咋有个二极管？  0.4v是二极管压降？   你可以把r1966的电阻变大看看
作者: plcjfay    时间: 2020-4-8 19:21
jane@2013 发表于 2020-04-03 10:04:37
4 c& U" W9 V% t5 S1 ?MOS开关内部二极管压差0.2v,是这个原因吗？

2 k; X# H- s$ v3 @$ ]3 [0 Z1 Z" H3 V2 k0 G9 U
有没有办法验证一下，我的也有这个问题，一直没去管
7 v' ^8 Z  T7 d# ?
作者: canatto    时间: 2020-4-9 02:26
不考虑原理图以外可能会有的多余负载，产生DDC_CLK的器件在输出低电平时要吸收6mA以上的电流（由图中两个上拉电阻产生），查下那个器件的数据手册看这个条件下的 VoL 是多少，很可能0.4V也在合格范围。
作者: CGX    时间: 2020-4-9 19:08
把R1965改成10K 试试
作者: 一缕缕阳光    时间: 2020-4-9 23:26
mos管导通时本身有雅压降，可能就是0.4v
作者: canatto    时间: 2020-4-10 01:47
一缕缕阳光 发表于 2020-4-9 23:26  R, V+ t9 e' A/ B' w; f) X
mos管导通时本身有雅压降，可能就是0.4v
; K: }1 a+ g0 E7 z
可能性很低。那个MOSFET的通态沟道电阻很小， 10mA沟道电流条件下只有1.5欧典型值，所以10mA时管子压降应只有15mV。! J9 D: A# G4 J  P6 T5 u& l
作者: 养生之道    时间: 2020-4-10 15:18
上拉电阻阻值增大一点，会好一点
作者: 一缕缕阳光    时间: 2020-4-12 23:48
canatto 发表于 2020-4-10 01:47. i  Y- m8 _4 ^% H
可能性很低。那个MOSFET的通态沟道电阻很小， 10mA沟道电流条件下只有1.5欧典型值，所以10mA时管子压降应 ...

3 a0 b  q; S! c$ G' r2 Smos管栅极驱动电压过低，MOS管没有完全导通，所以电阻比较大，并不是理想的1.5欧，所以存在0.4v的可能  可以这样理解吗？
/ B5 S$ H4 `+ ~5 R$ X9 s- \
作者: canatto    时间: 2020-4-13 02:20
一缕缕阳光 发表于 2020-4-12 23:48* P' d+ c3 [4 B0 z
mos管栅极驱动电压过低，MOS管没有完全导通，所以电阻比较大，并不是理想的1.5欧，所以存在0.4v的可能   ...

! p$ S0 n2 w( ^) Q& |“理解” 应该离不开规格书，不然就只能叫猜测。1 E2 M3 q0 {% p

0 o1 e, @/ ]7 U' _% \' T0 t规格书讲，栅压只要2.5V，沟道即完全开通，沟道电阻典型值1.5欧姆，最差2.0欧姆。楼主电路中DDC_CLK源极驱动为低时，栅压为3V附近，完全满足开通条件。+ ^# {. P  B" }

NTR4003-Rds.png (180.02 KB, 下载次数: 6)

NTR4003-Rds.png
作者: 一缕缕阳光    时间: 2020-4-13 08:40
canatto 发表于 2020-4-13 02:20
. c, E4 ~1 X# _1 s$ z2 D# y9 ?. v“理解” 应该离不开规格书，不然就只能叫猜测。
6 c+ X6 G9 ?8 `2 ?  j) ~& J9 Q1 I9 @% p' r0 X7 ~6 r. O/ P
规格书讲，栅压只要2.5V，沟道即完全开通，沟道电阻 ...
/ J) s* Z8 |0 @1 ~" B2 F" K
确实  我当时没仔细看图中的MOS管型号  没去看规则书  谢谢提醒3 g; J( X$ z, B+ t. e
作者: gglgn    时间: 2020-4-16 21:28
你把输入接在S极端，通过放电二极管漏过去的
作者: duklw    时间: 2020-4-29 22:38
就是内部二极管压降
作者: AD9_PCB    时间: 2020-4-30 13:48
体内二极管的压降问题导致的
作者: jane@2013    时间: 2020-4-30 15:23
AD9_PCB 发表于 2020-4-30 13:48$ n' F2 O2 F% X; [4 l
体内二极管的压降问题导致的
6 _$ C$ L3 ^0 p0 g; @  L$ ]+ f
谢谢，应该是的
; A: x$ N3 A& p  ?
作者: topwon    时间: 2020-4-30 15:42
个人分析：
0 M/ F# U2 {# f) g4 ?2 ~MOS管的D极被拉低到地后（Vd=0V），MOS管的体二极管导通，于是S极电压也被拉低到0.7V左右。9 {; W! z, K. t, J3 b6 q
此时，由于Vgs=3.3V-0.7V=2.6V，大于Vgsth，MOS管导通，体二极管被Ron短接应该不再导通。/ A. }$ b( \8 d) W+ d
S极电压Vs=Isd*Ron+Vd。而Ron大约是2欧，上拉电阻R1965=2K，所以Ron上产生的压降应该是mV级别的才对。Vs=Vd。
( v% n  ^  U$ h# p. J所以，楼主所称的0.4V电压差异，我觉得还是有必要再研究讨论一下其来源，不应该是体二极管造成。5 z8 o& D& `5 m# v2 y0 f2 q! r
Vd是否被拉到0V了呢？
作者: jane@2013    时间: 2020-4-30 16:22
topwon 发表于 2020-4-30 15:421 h' V" O, k' ^" D& f6 L3 M, c* m
个人分析：: F  m$ N7 ?! z) f1 I+ a1 r
MOS管的D极被拉低到地后（Vd=0V），MOS管的体二极管导通，于是S极电压也被拉低到0.7V左右。
* C* F; i* ]' i4 z8 ^( [ ...

7 V! [% I1 h8 w( x7 x两端都没有被拉低到0，一端是0.3V，一端是0.46V
# w0 r. a% R% p3 P2 p# b( ]# ]
作者: topwon    时间: 2020-4-30 16:28
jane@2013 发表于 2020-4-30 16:22
; }1 L3 V) o1 l0 b- \6 N两端都没有被拉低到0，一端是0.3V，一端是0.46V
) f; {( w( h# j0 W, |
那你就应该先测试这个电路的功能，比如不用MCU去驱动，而是直接把S极或D极接地，看对应的D极或S极是不是也能被拉低为0V。
2 J/ w% L# @" A3 x
作者: jane@2013    时间: 2020-4-30 16:31
canatto 发表于 2020-4-13 02:20
' g$ r6 u  k: B0 P! S9 j" h0 r“理解” 应该离不开规格书，不然就只能叫猜测。; k  t& B* [% s0 O* A
" r" ]* q* K' W
规格书讲，栅压只要2.5V，沟道即完全开通，沟道电阻 ...

7 W% ?. }. b4 Z1 z6 |$ i8 i8 \按照电流2mA来算，如果完全导通那么电阻按照2R来算，这样算下来，压降只有8uV.实际导通状态下MOS管两端压差是0.16mV。
  K/ F- V9 Z: p- C( u
作者: jane@2013    时间: 2020-4-30 16:34
jane@2013 发表于 2020-4-30 15:232 X6 V" N0 M- h/ r
谢谢，应该是的

  [5 g8 ~+ R$ \* \1 n) k0 M" wMOS管导通状态下两端压差0.16mV，二极管导通最低压差锗二极管的正向导通压降大约为0.2V~0.3V。算出来不是二极管的压差。6 L5 {1 d4 y( v9 p
作者: jane@2013    时间: 2020-4-30 16:36
canatto 发表于 2020-4-13 02:20
( V0 A+ y0 G! R  `$ ?5 d“理解” 应该离不开规格书，不然就只能叫猜测。
* S% \' Q' ?8 I' m9 P' H( U- |- O& p, }: G. `$ a
规格书讲，栅压只要2.5V，沟道即完全开通，沟道电阻 ...

7 a, I3 B: w/ o. {[size=13.3333px]不好意思写错了，实际导通状态下MOS管两端压差是0.16V。 8 G0 g) z+ Y0 m' P5 q2 y5 O2 }
作者: jane@2013    时间: 2020-4-30 16:37
topwon 发表于 2020-4-30 16:28
3 v. ?$ W! o1 O. m" t. Q那你就应该先测试这个电路的功能，比如不用MCU去驱动，而是直接把S极或D极接地，看对应的D极或S极是不是 ...

) S9 b: ?% E+ [9 _3 ]4 H8 M& K主要是看导通状态的压差吧？0.3V端是信号输出低电平端，0.46V是经过MOS管转换后的电平。
: f0 d( K( s% n9 c8 u6 n, B
作者: topwon    时间: 2020-4-30 17:00
jane@2013 发表于 2020-4-30 16:347 f5 j( I' `: I& K
MOS管导通状态下两端压差0.16mV，二极管导通最低压差锗二极管的正向导通压降大约为0.2V~0.3V。算出来不是 ...
: S8 b" v; ]3 a9 c$ K
你用的这个mos管规格书里写的很清楚，内部寄生体二极管的正向压降的典型值是0.65V@25℃。5 y' \6 B9 ]$ x5 H% ]9 @( Q# o6 t
作者: topwon    时间: 2020-4-30 17:10
其实，你换一个Vgsth和Ron比较小的MOS管试一下就可以了。比如AO3402，SI2302这类。
作者: topwon    时间: 2020-4-30 17:17
按理分析，MOS管导通之后，DS之间的压差，就取决于Ids和Ron的乘积，如果偏大，应该就从这Ids和Ron查起，看看是谁引起的。" Q% S+ |; T. L" ?# m$ h
如果上拉电阻偏小，Ids就会偏大。Vgs偏小，Ron也会加大。如果芯片质量不好，Ron也会偏大。。。。等等。
作者: topwon    时间: 2020-4-30 17:19
jane@2013 发表于 2020-4-30 16:31  G. A/ t0 ~- A! W
按照电流2mA来算，如果完全导通那么电阻按照2R来算，这样算下来，压降只有8uV.实际导通状态下MOS管两端压 ...

6 c! c4 }( U- d) c9 I( p) E  p. p/ P( Y电流有可能不止2mA，Ron也可能大于2欧姆。所以压差也可能大于4mV。这都可以通过测量来确认。, l  C* M6 u: g6 H0 h1 U# K& R
作者: canatto    时间: 2020-5-1 22:04
topwon 发表于 2020-4-30 17:17
( w. z& J3 ]/ }. ~; ]8 z% t按理分析，MOS管导通之后，DS之间的压差，就取决于Ids和Ron的乘积，如果偏大，应该就从这Ids和Ron查起，看 ...

1 a4 L4 v: e/ H- }) E除了怀疑MOS管不达标，楼主是否可以再次做一下实验，确认0.16V压差不是实验观察误差所致。
; M! Z0 ]# P9 `% f
作者: jane@2013    时间: 2020-5-6 09:39
topwon 发表于 2020-4-30 17:19
  a* v2 H5 `( z' h9 G电流有可能不止2mA，Ron也可能大于2欧姆。所以压差也可能大于4mV。这都可以通过测量来确认。

6 l" g7 `0 Y4 m/ f; I' EI2C是OD门，外部用2K上拉到3.3V，算下来是1.65mA。如果用1K上拉就是3.3mA，不会差的很大。, M2 r9 z% \4 e
作者: syeshu    时间: 2020-5-6 09:51
楼主还是实际测一下吧，现在大家的很多猜想其实和理论值计算下来偏离较大，实际测一下，把输入管脚短接到地，测一下输出电压，另外调整一下上拉电阻阻值，再看看会不会有改善
作者: yhg-cad    时间: 2020-5-7 00:05
MOS管的GS沟通吃掉的，不可能所以器件发么理想。而且0.16也在误差范围内了
作者: jane@2013    时间: 2020-5-7 10:06
syeshu 发表于 2020-5-6 09:51
# p$ G  `" T; L. k# U/ b楼主还是实际测一下吧，现在大家的很多猜想其实和理论值计算下来偏离较大，实际测一下，把输入管脚短接到地 ...
; G* @8 v8 X% {2 ~
就是实际测试的数据才提问的，测过不同的设备都有类似的问题。
. I( k: h9 L) k, V' i# G* h
作者: jane@2013    时间: 2020-5-7 10:07
yhg-cad 发表于 2020-5-7 00:053 W+ U& K- |5 a  a, k6 x0 z! r
MOS管的GS沟通吃掉的，不可能所以器件发么理想。而且0.16也在误差范围内了
" R# }$ e/ ~5 @& b" \
吃掉是啥意思？
, P3 O4 v) r3 l: D0 v0 O' [# o
作者: topwon    时间: 2020-5-7 10:12
jane@2013 发表于 2020-5-7 10:063 A& L: V; g5 k+ L8 ]1 _# N: i
就是实际测试的数据才提问的，测过不同的设备都有类似的问题。
7 [  I2 w( `) ^/ ^9 |: {2 k
DS极的压差你是测量的稳态还是开关状态？如果测量稳态电压，那么可以串一个电流表确认一下实际电流。然后再计算一下Ron是否符合预期。
3 T' v9 {  _5 @
作者: jane@2013    时间: 2020-5-7 14:09
topwon 发表于 2020-5-7 10:12
* M- s5 D* [' w0 |) W  aDS极的压差你是测量的稳态还是开关状态？如果测量稳态电压，那么可以串一个电流表确认一下实际电流。然后 ...

/ X0 X3 Y3 h. J, w) P低电平的时候MOS管打开，是打开时候的状态。别的同事测过电流了，2mA.
( M/ ?9 }& m9 m$ \( q6 ]: s  ?



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2