EDA365电子论坛网

标题: 高速电路信号完整性分析应用 [打印本页]

作者: Griffin 时间: 2020-4-2 14:03
标题: 高速电路信号完整性分析应用
本帖最后由 Griffin 于 2020-4-2 14:04 编辑

由于系统时钟频率和上升时间的增长，信号完整性设计变得越来越重要。不幸的是，绝大多数数字电路设计者并没意识到信号完整性问题的重要性,或者是直到设计的最后阶段才初步认识到。本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗控制、终端匹配、电源和地平面、信号布线和串扰等问题。掌握这些知识，对一一个数字电路设计者而言，可以在电路设计的早期，就注意到潜在可能的信号完整性问题，还可以帮助设计则在设计中尽量避免信号完整性对设计性能的影响。

作者: 憨孖猪 时间: 2020-4-2 15:03
感谢分享

作者: zx_01 时间: 2020-4-2 15:36
谢谢楼主的！

作者: s14736154 时间: 2020-4-2 16:20
看看，学习一下

作者: eferwu 时间: 2020-4-2 20:48
666

作者: bingshuihuo 时间: 2020-4-2 23:45
谢谢楼主分享！！！！！

作者: jiangchao3392 时间: 2020-4-5 19:25
学习学习

作者: l224 时间: 2020-4-6 21:12
谢谢楼主分享，好资料

作者: foxbear 时间: 2020-4-8 16:04
学习

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)