EDA365电子论坛网
标题:
高速DSP_数据采集的信号完整性问题
[打印本页]
作者:
keep
时间:
2020-3-19 13:36
标题:
高速DSP_数据采集的信号完整性问题
引言
* ?% |; n1 V2 v% h, N
的瞬态电流，导致电源线上和地线上的电压波动和变.
* U6 F( t/ `; Y0 T, H4 s# N
当前，日渐精细的半导体工艺使得晶体管尺寸越来
# u# P" ?4 X( o( q z* W
化，这就是平时所说的接地反弹。接地反弹是数字系统
; K, V0 @ {/ r0 `4 m6 b
越小，因而器件的信号跳变也就越来越快,高速数字系
$ U1 ]$ t, @5 A5 G
的几个主要噪声来源之一。 接地反弹的噪声常见的现象
; n! ^. F: w Y7 J! j
统的快斜率瞬变和极高的工作频率,以及很大的电路密
# p6 h# [) V. S% N4 n( R
是，会造成系统的逻辑运作产生误动作，尤其近年来日.
3 I. D+ u0 W& k U5 D' R
集度，导致高速数字电路系统设计领域的信号完整性问
+ c5 ]; `/ [& a& ?. w# y
益风行的33V逻辑家族。
5 r0 K1 n# m! R9 `' q' A$ _+ [
②串扰。信号在沿着传输线传输时，是以电磁波的
7 I) I" F% v% n) Y0 J C
题以及电磁兼容性问题日趋严重。破坏了信号完整性将
9 H) }- ~# U5 S+ b: I8 d* A
形式传输的。电磁波包含时变的电场和磁场。因为电磁
9 ~, A- P; K/ C ?( p' \7 z+ ~
直接导致信号失真、定时错误，以及产生不正确数据、
, M N. Q" g$ n7 T. i
场的能量主要是在传输线的外部，根据麦克斯韦方程知
: @& U( O* p5 _8 ` j. K& |
地址和控制信号，从而造成系统误工作甚至导致系统崩
) ^ k7 R! @. {0 S* d' t9 f
道，时变场会在周围的传输线产生电压和电流。那么对
$ K: k" v. u! J6 X
溃。因此，信号完整性问题已经越来越引起高速数字电
. p# F: B) X3 V" G0 h
受到千扰的传输线而言,这个电压和电流就是由串扰造
- V/ a2 e' {# P& E( O3 ^6 l/ O- \/ @
路设计人员的关注。
& M8 O9 e5 b4 V j S1 y- W
成的。串扰主要源自两相邻导体之间所形成的互感与互
9 _- y( Y/ p, G# @, D
1信号 完整性问题产生的机理
! [2 L) M2 @2 e( {5 r: m4 V
容。串扰会随着印刷电路板的绕线布局密度增加而越显
* \, t5 y+ T( {9 {( K( g4 W. r0 P
信号完整性问题主要包括传输线效应，如反射、时
1 A3 Y3 S+ D& j6 V
严重，尤其是长距离总线的布局，更容易发生串扰的现
$ _! T5 g1 G9 c( B
延、振铃、信号的过冲与下冲以及信号之间的串扰等，象。这 种现象是经由互容与互感将能量由-个传输线耦
. b q+ K# K2 ^ g* V# A" `3 A
涉及传输线上的信号质量及信号定时的准确性。
4 F v3 y, q; \) i
合到相邻传输线上的。
% J% e! Z! s9 p3 ]' ~
良好的信号质量是确保稳定时序的关键。由于反射
- S3 H8 _: Z9 Z3 }
③反射。反射现象的原因是:信号传输线的两端没
! r* ]5 C/ o/ k4 s2 t
和串扰造成的信号质量问题都很可能带来时序的偏移和有适当的阻抗匹配,印刷电路板上的分支布局产生特性
5 l: |: ?6 A& t0 t+ L+ ^! a: j
紊乱。例如，串扰会影响信号的传播延迟，导致在时钟阻抗的断 点，过孔的尺寸以及其它互连所造成的阻抗不
7 S& G! Q ]8 V; R5 c
的上升沿或下降沿处采不到准确的逻辑;反射会造成数
3 j' V. ^& r+ H" t
连续。所谓特性阻抗是定义为，“当导线上流经有高频
$ p- M! ~1 K& o. E9 _
据信号在逻辑门限附近波动,从而影响信号上升沿或下
5 G4 d- G( L& W$ Y8 u3 Q
信号时，所呈现的电压/电流比值”。那么对于确定的
* J3 I( \" o3 d: |! M, H
降沿变化:时钟走线的干扰会造成一定的时钟偏移。
3 n& J+ v9 o1 W3 r% P
传输线而言，其特性阻抗为一个常数。信号的反射现象
5 ^0 }. m. A P& f- f+ ?0 i
信号完整性分析与设计是最重要的高速PCB板级和
" A8 R# @6 I* U, R) q
就是因为信号的驱动端和传输线的特性阻抗以及接收端
( j/ ]0 ^! Z" }. b- j* G2 m' }
系统级分析与设计手段,在硬件电路设计中扮演着越来
. x) ~8 z7 @- m2 H \
的阻抗不一致所造成的。
% A% Q3 D" p( b4 B5 k5 \
越重要的作用。一个数字系统能否正确工作，其关键在
; L( X- y& g: ^9 z
2保证信号完整性的方法
4 W4 K- X6 D: c a/ _# R# Z
于信号定时是否准确。信号定时和信号在传输线上的传
7 S8 m2 h O& n2 L. s* ]
输延迟与信号波形的损坏程度密切相关。信号传输延迟
* k9 P0 v9 B/ g$ [0 B1 T
2.1抑制接地 反弹
9 M: i1 G* q4 ]
和波形破损的原因复杂多样,但主要是以下三种原因破
( O% d. c4 h. E
通过以上分析可知，电源路径以及IC封装所造成的
. e/ T; e+ a! y% h+ F- x2 w
坏了信号的完整性。
$ K( p. m v B0 K) z
分布电感是决定接地反弹的关键之一。 要抑制接地反弹
( l, E/ Y; a, j% L
①电源、地线噪声。它主要是源自于电源路径以及的影响， 首先是减少IC封装的分布电感。在考虑IC引
' ?8 z0 q+ E0 Y/ H
IC封装所造成的分布电感的存在。当系统的速度愈快，脚的配置图时，就应该将时钟脉冲信号或数据/地址总
; r) n. O, }1 Q1 @- _. \0 K
同时转换逻辑状态的IO引脚个数愈多时，会产生较大线的引 脚位置摆放在较靠近芯片的地方。其次,是采用
$ c0 e5 |, a& K9 D" d6 ?
/ g2 _4 m4 o9 L ~/ [: \& S' [
. `- Q2 K4 I5 d7 _
作者:
道法自然
时间:
2020-3-19 16:02
和波形破损的原因复杂多样,但主要是以下三种原因破 通过以上分析可知，电源路径以及IC封装所造成的 坏了信号的完整性。
作者:
oostilloo
时间:
2020-4-7 09:48
谢谢分享
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2