EDA365电子论坛网

标题: 如何把“器件内的引脚间距”和“器件与器件的间距”设置成不同的值？ [打印本页]

---

作者: sy_lixiang    时间: 2010-3-25 16:19
标题: 如何把“器件内的引脚间距”和“器件与器件的间距”设置成不同的值？
比如：
& Y2 R* t. |7 Q% k0 t  o0 ^+ S有一个器件封装，引脚间距0.95mm，中间间隙(Air Gap)0.35mm。
7 g' _, t8 I* u: g! d2 M
" o% F" v: d, k设计规则中电源线与其它走线间距设为0.508mm，那这样报如图DRC错误。

; M  g! B  k* w! `

' g' i! K3 |- U* t其中设置的Pin to Pin是应该是不仅包括了器件内部的引脚与引脚之间的距离，也包括了器件与器件之间引脚的距离(比如两个0805电阻之间引脚的距离)，那我想器件与器件之间的引脚间距至少0.508mm，而不必理睬器件器件内部的引脚距离比0.508mm小，我该如何设置？
; ]0 T7 ~% D0 E3 {: [# r; Z8 d4 S
不知道大家明白我的问题没有？

---

作者: sy_lixiang    时间: 2010-3-26 07:44
自己的问题自己解决。。。
' _# F. a. I& \, T/ |" w$ D) G( E
3 K- ]& M6 U9 a7 K把pin to pin设小点儿算了。。。这可能是最方便的解决方法。。。

---

作者: zly8629481    时间: 2010-3-26 13:31
自问自答，自娱自乐，很好很强大。
3 D0 U% _. C2 ~' Q! l另：Allegro中的DRC间距全部指的是Air Gap！

---

作者: sy_lixiang    时间: 2010-3-26 16:32
也许把器件引脚画个constraint area，另设一个约束，估计也可以，但没有尝试。。。
3 z) s5 d: |# g! `. q# t% t
其实这问题应该很常见，设置的不适合会报N多恐怖的DRC啊~!

---

作者: zhuyt05    时间: 2010-4-1 12:04

也许把器件引脚画个constraint area，另设一个约束，估计也可以，但没有尝试。。。
+ B0 H$ O, A. ^$ [, a$ r" w
3 [, |% h" [% ]  }2 h( v% }* {其实这问题应该很常见 ...
sy_lixiang 发表于 2010-3-26 16:32

# b5 `0 c% G3 |/ u7 e' t
6 D& l  _. x; r8 V) d- U# |    这个方法可行,偶就是这么做的

---

作者: CAD_SI    时间: 2010-4-2 00:28
Edit->Properties
Find:symbols
4 n- a' Z6 }0 Q! o0 J

---

作者: sy_lixiang    时间: 2010-4-2 08:24
楼上兄弟给加个属性，这个还没设置过，不太清楚是干什么用的。。。

但看字面的意思是“元件内相同网络引脚不显示DRC”，是不是这个意思啊？

---

作者: CAD_SI    时间: 2010-4-2 22:28
设了之后封装内的PIN之间就不会报DRC了

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2