EDA365电子论坛网

标题: 请教DDR2的问题，高手请指教。附图！ [打印本页]
作者: zhouq0725    时间: 2008-4-1 16:02
标题: 请教DDR2的问题，高手请指教。附图！
有个FPGA板子，Xilinx Spartan-3A加Micron DDR2。1 C+ R" p  K& t% Y
https://www.eda365.com/thread-3051-1-1.html4 C3 b( D) U& r5 a3 ]# z" F

) a9 u) m, g* m2 y3 G: [" }' X0 [想自己做板，觉得FPGA与DDR2之间距离太远，想弄得近一点，希望很靠近。是不是缩短走线后，会影响阻抗匹配？请指点。) L. Z5 N( u% f4 p; u9 p5 \
/ ]6 V' A% ?" v5 \+ N  Q6 b
[ 本帖最后由 zhouq0725 于 2008-4-1 16:09 编辑 ]
作者: sleepyingcat    时间: 2008-4-1 16:36
最好仿真看看,理论上缩短是有好处的,但是目前的布局布线肯定是经过仿真的,仔细看匹配的电阻基本上是放置在两个芯片的中间.
作者: zhouq0725    时间: 2008-4-1 17:58
TN6406--TERMINATON FOR POINT-TO-POINT SYSTEMS
  Z  E0 [" o# Z  F) W对于点对点的系统（不是DIMM的那种情况），是有这么种接法。但是不懂为啥这样接。

ddr3.JPG (102.18 KB, 下载次数: 13)

ddr3.JPG
作者: zhouq0725    时间: 2008-4-1 18:03
还有篇文章用Ansoft仿真DDR，发现50欧姆的走线，长度必须大于1英寸，短了不行。
9 `- y' f( S! u0 ~8 E7 _* a这是由于slew rate的原因。4 M, @  [! e9 Z5 ^' l4 ~' @
. V) V# z4 P( m# D$ E: C; e& v
请问什么是slew rate？

DDR SDRAM CHARACTERISTIC IMPEDANCE and PCB Design 杂志2005.pdf

391.36 KB, 下载次数: 195, 下载积分: 威望 -5

作者: forevercgh    时间: 2008-4-2 08:45
原帖由 zhouq0725 于 2008-4-1 18:03 发表 6 r, }5 Z0 x$ @8 k+ O
还有篇文章用Ansoft仿真DDR，发现50欧姆的走线，长度必须大于1英寸，短了不行。  b6 L4 s1 t, v+ t% P
这是由于slew rate的原因。3 o' w. h% \, t$ o/ g4 P
* ]# Y9 |7 X4 B$ o
请问什么是slew rate？
. K6 _8 o7 u( P

) O, m6 o: ]3 r1 A( `压摆率或者回转率（台湾叫法），一般称一些信号沿的爬升和下降斜率为Slew Rate，在输入端添增高速的脉冲后，其输出的部份会产生斜率，该斜率(变化量)即回转率。表示运算放大器在高频下放大振幅电压的能力。
作者: yun12    时间: 2008-9-28 13:20
DDR2 要求还可以 成功率很高在消费类电子产品中



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2