EDA365电子论坛网

标题: 在内层走线，通过via和外层连接，验证设计时，有错误。请问如何处理呢 [打印本页]
作者: wangdaw    时间: 2009-12-5 14:33
标题: 在内层走线，通过via和外层连接，验证设计时，有错误。请问如何处理呢
layer 3 电源层走了两对模拟差分线。通过在走线上打通孔和layer 4的电容连接。但是在verify design/connectivity中，有如下错误。看起来pads不认为通孔和走线有连接关系。请问在电源层中该如何处理这两对网络？如何把通孔和走线combine在一些？
9 }, o$ C0 O: L" [8 I7 }. V7 Z  V+ C6 `: B
Isolated subnets for: MIC_P8 d) D! z5 J  N# ?$ X
7 N8 x2 ^- S  {$ l
*** subnet # 1) Z1 Y& I* x5 \% s- [& r
C8.1 VIA(746.31,200.61 L1)
7 Y. ?. O# ]! ]6 v8 t% C2 V" S* ?1 O( o0 x9 ]" g3 @1 w
*** subnet # 2* B$ A/ B/ ~1 q* C
C9.1 VIA(654.5,200.23 L1)
* Y5 \1 ^' V& t9 M) `. Y  i1 e+ N
; E, W6 x: M) O/ }8 B8 u*** subnet # 36 d4 D0 J0 K8 |) C6 K8 U' s0 i' _
C11.2 VIA(375.38,199.87 L1)
, c: O) |. _4 y: z: G- y* F# Q4 ]- B$ D, Z; f+ h
*** subnet # 4; y/ X4 v' a! p0 {/ `" T1 Y5 z
C10.2 VIA(285.46,200.63 L1)/ S: D& n& ?; j% F( g+ t# q

! {# B8 R' ^3 \" P*** subnet # 5
" }6 L  {1 A# v, }$ V/ @% M# }9 u9 \ U9.4 VIA(217.81,199.89 L1)
0 \, M5 R+ w/ j/ B( q! `' P3 S8 W. d# G2 Q6 z/ J
*** subnet # 61 k( G! z( v; o" b
U1.21 U8.1 VIA(962.41,298.17 L1)
; o9 G, @' F4 u% ~: j- }& M  E6 _- J( a' g$ y
) B3 g# B* m, J
Isolated subnets for: MIC_N
6 I; [) b3 x* w* {% @. Y  T0 l- X) v3 O0 y- E
*** subnet # 12 D% K; ?# v9 `6 k# @
VIA(745.93,162.08 L1) C8.2
1 Q  m+ P+ X  R* b2 M9 G( O4 \& f7 m; T2 O3 z) J; D' R2 U1 c
*** subnet # 2. b2 K& |2 v* V3 K& Z/ o9 L
C13.1 VIA(560.05,162.08 L1)) E* Y1 _0 `7 a, ]
1 W) W: p. \( ], r9 r0 t, g
*** subnet # 3
0 C" E7 V4 e( i  O' z# d C12.1 VIA(468.62,162.08 L1)# k% f# T9 k5 d  J* x! y
5 e0 R/ h" {0 y
*** subnet # 4
) ?5 a* ^! w& A/ O7 Z8 P VIA(217.81,162.11 L1) U9.56 i. y0 n& P; ^& V8 w1 J+ l9 X* E

9 k1 W4 R* b2 S$ a3 v! M  E*** subnet # 5% {& U% w: q8 g0 o
C9.2 VIA(654.5,161.7 L1)2 B7 C2 L1 g, U& |# B2 I( O# b' b
4 \$ j4 F0 _' x; G+ H
*** subnet # 6, ?$ Q. e+ T  g8 }" s" |0 @
U1.20 U8.2 VIA(989.28,271.3 L1)
6 Y. w/ {# m$ |4 ]$ j, c- W# a2 g0 F
5 y" P  W5 O: B) y* O* c/ J+ `) O8 }5 t3 E; O" F" y, R
Isolated subnets for: SPK_P3 @4 B  s9 S0 d9 j8 I1 j  t& S7 V9 s( E1 E
5 [8 ?  r  q! _" c% H: ]/ ]9 H0 T8 b
*** subnet # 1
; }! R9 z* B" `, S( L0 {% U C3.1 VIA(1598.36,416.91 L1)* Q. c* _! B8 j, G
" X' Y$ j4 f7 B
*** subnet # 2
6 N6 @$ k- b. N3 ^; b/ a# ? C2.1 VIA(1693.89,416.67 L1)* ~# a/ O4 p6 x# p

$ G4 X4 B1 c/ z# ^*** subnet # 3: o0 O5 {5 }6 d: H% i/ y
C5.2 VIA(1961.57,416.66 L1)8 I/ x2 a  ]& _' P& ~1 ^( [  E
, K# m4 R2 N/ V6 {
*** subnet # 4
3 ]7 [4 _2 Y, x VIA(2052.77,416.66 L1) C4.2
2 l! c5 {. V+ _0 B( m$ P$ ?5 `4 y: P" ~  M
*** subnet # 5
, f1 i/ \9 Y1 r$ N U5.4 VIA(2197.72,416.95 L1)
) ]  V- I) u. O5 C4 K) a2 m$ E) w
3 D8 e, f: ]* G6 B/ f+ ?3 D*** subnet # 6
" {. ?) D9 L+ N" F/ r( D! ` U1.23 U4.1 VIA(1304.63,334.82 L1)
* S) m" v! Y& I  e% q! L/ h
& b3 a$ `8 F7 Y5 ]8 a. p$ c; P9 l0 J1 {% L0 g% N
Isolated subnets for: SPK_N
: I1 @5 B9 J5 j2 m
9 Z( d. W# t4 t8 U*** subnet # 18 ]- x' R0 P: Z% w& P
VIA(1786.78,379.07 L1) C7.1
* y# u* C3 `7 }' |$ ~$ I. i3 L: L! ?( ^/ @6 o* R7 U9 P' O3 C% ~
*** subnet # 21 _: _) d* P5 y4 V" [' G& n
VIA(1877.08,378.32 L1) C6.1/ Q* S/ v% n/ {6 [! H

1 }0 g$ _1 r( A9 r; p7 @*** subnet # 3
8 J0 K& x4 H5 p4 C2 k, R VIA(2197.48,378.69 L1) U5.5
1 ?3 n0 F1 C; o4 C
) V* E7 z; H2 y- W, m$ A*** subnet # 4* R0 H/ n: G9 E7 Q$ V% v: h; p" E
C3.2 VIA(1598.6,378.41 L1)5 T8 S5 I- Y* \

; a. Q& q4 d/ b8 `! v7 p9 _$ n*** subnet # 53 x+ P$ _5 B" v5 y, ~. W* Y
C2.2 VIA(1693.41,378.41 L1)
6 I0 ]) h$ D, N: K# }2 X/ p7 ~
9 I/ w, z* x' o" t*** subnet # 6* @8 S/ f7 M8 l! b9 w
U1.24 U4.2 VIA(1331.5,307.95 L1)
作者: wangdaw    时间: 2009-12-5 14:34
回复 1# wangdaw : B' k. I0 u1 {+ v% c# R
& e% d- r0 S- p+ J" l# X

9 H2 y6 H/ _/ n+ v! ^   
作者: wangdaw    时间: 2009-12-5 14:36
如上图，PCB下部的2对差分走线和通孔。
作者: jimmy    时间: 2009-12-6 13:34
无图无真相！
作者: michal_pp    时间: 2011-9-6 23:32
我也遇到了，怎么解决呢
作者: Frank.Tsang    时间: 2011-9-8 11:29
Setup-Dirll Pairs



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2