EDA365电子论坛网

标题: 上拉电阻是怎么拉高电压的？ [打印本页]
作者: zhangshiwang    时间: 2009-11-26 23:06
标题: 上拉电阻是怎么拉高电压的？
上拉电阻是怎么拉高电压的？是什么原理啊，给个例子，有图解更好！
作者: cwt851    时间: 2009-12-4 13:27
上拉下拉电阻的定义以及用法/ P6 S4 M* m7 K: _/ f9 E# @3 `
                                       
9 |0 y, w+ s! R在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
( p& K. |: a# B2 E1 T5 M+ a1. 电阻作用：
4 s# \# \- ]3 Z* b5 a6 D7 O接电阻就是为了防止输入端悬空 ' F4 u% L. X0 X  g2 Q
减弱外部电流对芯片产生的干扰
( V  R! y) a0 y保护cmos内的保护二极管,一般电流不大于10mA ! v/ `! r4 }  ~7 K* ^
上拉和下拉、限流
& D, x' E7 a$ x/ J5 [% ~1. 改变电平的电位，常用在TTL-CMOS匹配
7 t9 [2 h2 z) L: Q! N2. 在引脚悬空时有确定的状态
5 A) E/ e! }, M2 p! o$ |, Z3.增加高电平输出时的驱动能力。
6 Q6 @0 C$ k1 @9 S  j2 B% Y0 a4、为OC门提供电流
3 D* O0 U# Q0 P' c2 Z那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
, r9 L1 \, g% [# r2、定义： : f2 L5 @" w! K# {( e
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
& c' Y" Z) i1 p" d' _1 Z上拉是对器件注入电流，下拉是输出电流弱强只是上拉电阻的阻值不同，没有什么严格区分对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。9 p- _5 B  b9 U. v) A
3、为什么要使用拉电阻： ' Y/ h# U5 W2 `, u2 S# b
一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。 9 K/ o5 U. Y3 Q. g) `
数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ % H5 q$ _; B" l6 X' y, G3 C! N( \
一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。 $ x' U. z+ L) x
上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是通常说的灌电流。; a# L* T: |6 F
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），    这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。- F) F& r: r+ H' F
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
9 p5 P: y$ f% |/ n6 J* q2 u6 A+ J3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
6 y+ [7 p/ y2 [5 V2 c* N2 e4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，    提供泄荷通路。' @6 x* m7 h# ~* a8 U; d- K
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
, a/ x5 Q! w7 n4 H6 ]1 [" N6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。/ p/ W! x8 H: H& u; }
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
/ V. p; S! E$ {5 s5 j- \上拉电阻阻值的选择原则包括:
) D* f4 _& r; c1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
' W0 S9 _- o# @4 G& [# w2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。0 Z4 A# W4 V7 @
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑0 g7 a- P" ]( B7 T$ I  G, t
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
作者: zhangshiwang    时间: 2009-12-11 01:03
谢谢



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2