EDA365电子论坛网

标题: 瞅一下这两个电路 [打印本页]

作者: andy1107 时间: 2009-11-10 17:16
标题: 瞅一下这两个电路
请帮忙看一下附件的这两个电路之间有什么区别？各自的优缺点在那里？

电路图.jpg (56.18 KB, 下载次数: 13)

作者: gaojun39 时间: 2009-11-12 20:08
一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是通常说的灌电流。
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

作者: gaojun39 时间: 2009-11-12 20:09
看看这段你就知道他们的区别了

作者: lwh123468 时间: 2009-11-13 12:59
学习了

作者: someone_sl 时间: 2009-11-13 13:40
分析得很不错啊

作者: jomerewj 时间: 2009-11-27 23:54
还在学习中，明白了

作者: 王资1002 时间: 2011-2-15 11:57

:):):)

作者: qiangqssong 时间: 2011-2-15 12:21
嗯，就是用来保证三极管初始状态的！！

作者: salseguo 时间: 2011-2-16 16:47
学习了

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)