EDA365电子论坛网

标题: 一种基于FPGA的分频器实现 [打印本页]
作者: Zedd    时间: 2019-12-27 11:18
标题: 一种基于FPGA的分频器实现
本帖最后由 Zedd 于 2019-12-28 19:18 编辑 : u0 v& T, {) S; K8 X5 D
2 k* U; G( x" W; a
一种基于FPGA的分频器实现
. l5 t1 ^. A' B4 m7 Q  E

' ]5 j2 C1 {( V9 r
4 I& k5 ?5 I/ G; w1概述
" c4 z) \6 }2 H; }. G) n1 \FPGA是现场可编程门阵列(Field P rogram m able GateAnay)的简称,是可编程逻辑器件PLD)问世以来的第4代产品,适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上百块通用C芯片,具有可编程和实现方案容易改动等特点。由于FPGA的现场可编程性及高密度性,使电路设计的大部分工作在微机.上进行，FPGA的功能完全由用户编制的配置程序所决定,在不改变其外部接口的情况下，可以很方便地改变其电路的逻辑功能。同时具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在检验等优点,因此,可广泛应用于产品的原理设计和产品生产之中。在现代电子系统中,数字系统所占的比例越来越大。系统发展的优势是数字化和集成化，而FPGA作为可编程ASIC(专用集成电路)器件,它将在数字逻辑系统中发挥越来越重要的作用。/ d% \. H! B% B8 R( t$ M6 F# t
" [4 j" @# L9 k- C$ V9 V
2分频器的设计和实现
0 }" v) _0 x4 l在数字逻辑电路设计中,分频器是一种基本电路，实际应用中常需要对较高频率的信号进行分频操作，得到较低频率的信号。有时还需要占空比不为50%的信号,或者频率相同相位不同的信号。我们在实际工程应用中就应用了，上述类型的信号,应用FPG A实现对基准信号的分频，下面举例说明。假定系统时钟频率CLK为10MHz,需要输出q1为
; j/ \  f0 G, e, B1 ?: r( k! h( d2 kHz的信号,q2,q3为不同相位1 kHz信号。可把10 MHz信号作为敏感信号,设置两个计数器,放在进程里实现，其VHDL描述如下:
7 A$ B+ A( T4 E( `, ~9 K. z- ^$ \, M$ D0 w7 h, i- u3 c; y! D1 W

4 k+ Y  l$ s0 @! Y- G9 K完整资料见附件：5 }- N6 y- C9 ]3 _
作者: helendcany    时间: 2019-12-27 22:42
单频网适配器设计能否高质量实现



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2