EDA365电子论坛网
标题:
DDR4的地址线分段阻抗控制的问题
[打印本页]
作者:
anjing200707
时间:
2019-12-25 11:35
标题:
DDR4的地址线分段阻抗控制的问题
有谁能帮忙解释DDR4的地址线
( M; k; |. R) D, z
为什么要控制分段阻抗
7 A# Y: h; t, ^3 Z
一会50，一会40，一会50？
# }7 m, z( H) a! l. y
微信截图_20191225113439.png
(278 KB, 下载次数: 7)
下载附件
保存到相册
2019-12-25 11:35 上传
e/ {# Y: u) {4 k2 B; e7 t
作者:
dzkcool
时间:
2019-12-25 13:19
L1就是传说中的容性补偿
作者:
newcomsky
时间:
2019-12-29 20:08
不错
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
