未命名.JPG (98.29 KB, 下载次数: 8)
原帖由 mikle517 于 2008-3-21 09:22 发表
应该是平缓上下降沿,防过冲用的,理论上我就搞不清楚了(希望高手解答下哦): @/ t: Q; F5 J- ]" Q" S4 }' @; Y- J
\3 S' T, T" ^( e9 \8 P
一般用在内存模块和cpu之间
原帖由 mikle517 于 2008-3-21 09:30 发表7 p+ H5 @: A+ B7 N
: e. B( t% X [% N, P8 u
我刚才也想这么讲的哦,因为匹配不当信号反射也会造成过冲状况7 v! S# y8 f R
( G; E, S: W' r
但匹配阻抗不是应该是50ohm吗?
原帖由 mikle517 于 2008-3-21 09:30 发表
我刚才也想这么讲的哦,因为匹配不当信号反射也会造成过冲状况0 S$ k5 b6 u+ n3 i! x3 x; x
但匹配阻抗不是应该是50ohm吗?
原帖由 libsuo 于 2008-4-22 17:25 发表
高速总线阻抗匹配用的,降低信号反射。* h Y( ?# _* O0 g
一般器件的输出端口输出阻抗比较低,所以为了匹配传输线的特性阻抗,在源端采用串联匹配的方式,通过一个串联小电阻使得总的输出阻抗与传输线阻抗匹配。7 Z% p0 U) B3 P1 N8 I; b% E p
大多数情况下使用33 ...
原帖由 kljy911 于 2008-4-30 17:37 发表! X5 D* d3 o% _' Q1 n4 m0 a
IC设计的时候跑仿真挂的电阻,所以datasheet上说要配一个;我一直整不明白既然一定需要为什么不做在芯片里面呢???
原帖由 kljy911 于 2008-4-30 17:37 发表& u: o1 A; h2 {& W9 `
IC设计的时候跑仿真挂的电阻,所以datasheet上说要配一个;我一直整不明白既然一定需要为什么不做在芯片里面呢???
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |