EDA365电子论坛网

标题: 时序疑问 [打印本页]
作者: yingjuan    时间: 2009-9-29 10:24
标题: 时序疑问
最近在看一些时序方面的资料，可分析时序图时还是有些疑问，具体请看附件时序图“1.jpg”及相应逻辑图“2.jpg“，请大家帮忙一起看看，谢谢。  s" p  }: t% o3 W( J  B1 @# C
疑问：9 w' D! \9 r7 ~& C- Q
1.图中TDCO是指什么时间，是指我们通常所说的CLK到DCO的TCO时间吗？
' t6 j: Q" g) q) K9 ~2.我写了一下它的相关时序方程：(不知是否正确）
4 j' ?. r) t- t- E% g" N  Tsu_mg=Tcycle+Tdco_max+Tft_dco_max-Tpd_max-Tft_data_max-Tsu  
+ f) U6 p7 n4 Q. |7 a% Q  Thold_mg=Tpd_min+Tft_data_min-Tdco_min-Tft_dco_min-Thold           
* a5 ^$ W2 ?& Y% z$ ]( X(其中Tsu_mg为建立时间裕量，Tcycle为DCO的周期，Tft_dco_max为DCO的最大飞行时间，Tft_data_max为DATA的最大飞行时间，( G. O" o& L- a7 K2 F2 L4 p
Tsu为建立时间，Thold_mg为保持时间裕量，Thold为保持时间）2 x4 e3 F' B5 S9 L5 n7 f9 [
3.用SQ仿真时，可以得到Tft_dco_max对应为DCO的settledelay的最大值，Tft_data_max对应为DATA的settledelay的最大值,
3 y( c% [' l. z- L- ]  Tft_dco_min对应为DCO的switchdelay的最小值，Tft_data_min对应为DATA的switchdelay的最小值.

1.JPG (64.88 KB, 下载次数: 5)

1.JPG

2.JPG (11.45 KB, 下载次数: 2)

2.JPG
作者: 袁荣盛    时间: 2009-9-29 11:47
1）是的，从时序图中看出，Data的Tco为图中的Tpd，DCO的Tco为图中的Tdco
' A; u9 ?) A) q5 l: x& D3 _! g2）时序裕量计算公式，此时序图可以理解成内部时钟系统，它与外部共同时钟的区别只是取消了原本clk两条支路中的一个支路，你的计算公式整体上是正确的，但要为了考虑裕量的最恶劣情况，做如下修正
1 h1 \: }, [3 M( e5 C2 i9 m Tsu_mg=Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu
: c8 J: T  z) I# }# K  I7 L  Thold_mg=Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold
9 `9 B/ `. y- t2 m$ u/ M3）理解非常正确，无论是Data抑或是DCO信号在驱动端都是以CLK为基准的，即便后者也是时钟信号（准确的说应该是采样信号）
作者: yingjuan    时间: 2009-9-29 14:57
本帖最后由 yingjuan 于 2009-9-29 15:45 编辑 # P7 U/ [6 P/ L7 N

7 i$ K0 E5 p% T9 i+ \; T非常感谢楼上的回复。因为都是自己一个人在摸索，所以有很多方面还是比较模糊。: }+ t& K! I& @5 c
我刚才继续分析的时候又有个疑问，那就是建立时间裕量中Tcycle这个参数是怎么来的。一下理解不知道是否正确。/ {" A3 j: ~0 r7 K: [8 ]
1.从参考资料(4.jpg)来分析看的话，这个Tcycle的参数相当于参考时序图中的Tdelay参数，为数据和DCO在芯片内部的延时。) U7 b3 @3 F9 R' z( Y! V
2.时序图中我所标注的时间段即为Tdelay（请见修改后的时序图“3.jpg”)，即3个时钟周期，也就是DATASHEET资料中的“OUT-OF-RANGE RECOVERY  3   Cycles ”，那么如此来看的话，时序裕量计算公式应该是如下：
# h) U1 B' L% K7 x! E# s/ q! [Tsu_mg=3Tcycle+Tdco_min+Tft_dco_min-Tpd_max-Tft_data_max-Tsu
' U# L' f4 p' _0 lThold_mg=3Tcycle+Tpd_min+Tft_data_min-Tdco_max-Tft_dco_max-Thold

3.JPG (108.91 KB, 下载次数: 3)

3.JPG

4.JPG (57.28 KB, 下载次数: 1)

4.JPG
作者: 袁荣盛    时间: 2009-9-29 16:08
本帖最后由 袁荣盛 于 2009-9-29 16:23 编辑
5 ?+ @$ O6 H. S2 Q& t9 G
/ b3 q" ?& H# {" \/ n能否上传数据手册或者告知器件料号' _5 @3 F3 L- y: c6 ]- R& O
我想仔细看看再下结论  }4 Q* r" }' n
我的第一帖是按照共同时钟的角度来分析时序问题的! o+ s: w$ l9 Z: P$ u" k" @
事实上，如果源同步的延时是一个周期的话，可以用共同时钟来替代分析，这样比较简单
- x7 x  E2 g, Z, U9 n; M* X7 x; G  E4 ]6 d
但现在你提出的3倍延迟，我仔细看了下图3中并不是3倍周期延迟，而是3.5倍
4 B' T5 i& w6 C% @! wDCO信号在CLK信号的下降沿触发
; h& y1 R2 c  B  {/ i) c0 e所以究竟是否是3倍周期延时有待证实
( X  t5 O  b- U- t& t$ N  k- V个人觉得有可能是0.5个周期延迟: ^" W2 e6 @+ S( Z& D
那个out of range recovery time和时序计算应该没有关系
作者: yingjuan    时间: 2009-9-29 17:01
芯片型号为AD6655，由于附件比较大，不方便上传，请需要了解相关资料的朋友直接在analog网站查询，谢谢



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2