EDA365电子论坛网

标题: 关于高速信号线不同层的平行走线 [打印本页]

---

作者: ieracll    时间: 2009-9-18 09:22
标题: 关于高速信号线不同层的平行走线
高速信号线相邻两层平行走线会引起串扰等SI问题。可是如果一条走TOP层，一条走BOTTOM层，中间分别隔了VCC和GND层，那么是不是就不存在串扰的问题了？
      另外开关电源的Phase线是高干扰源，如果在phase线下面走高速信号线的话，肯定会被干扰，为什么隔了两层还会有干扰，这个怎么理解呢？

---

作者: forevercgh    时间: 2009-9-18 13:05
注意你的信号回路,是否共用了VCC,GND？
/ \9 F! q/ g; I! {你的SMPS的f多少？上管Drain电压多少?
' l3 z+ M: a1 s7 e+ O高速信号线频率多少?信号类型?

---

作者: ieracll    时间: 2009-9-18 13:11
高速信号100MHz,SMPS是指开关电源频率吗？那个是300KHz,上管Drain12V，Source 1.2V左右

---

作者: ieracll    时间: 2009-9-18 13:11
如果信号不共用是不是就没问题呢

---

作者: ieracll    时间: 2009-9-19 20:51
自己顶

---

作者: forevercgh    时间: 2009-9-22 09:07
“Source 1.2V”
/ v0 c8 B3 l" h7 M/ @不可能吧，你想想SMPS如何工作的。
" H6 C" \6 E# _! m7 ^$ f4 u& b! H- @) E应该是你的Vout是1.2V吧？
& e& x0 ?) m" Z7 x( [+ K/ j你用的什么型号的芯片？
干扰通路应该是你的信号回流路径，SMPS中最敏感的信号线就是PHASE线，从板上分析下你的PHASE线回流路径

---

作者: lpch8    时间: 2009-9-22 17:37
那样岂不是把差分线的缺点放大，把优点减到最小，还不是走单线呢。

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2