EDA365电子论坛网

标题: 关于Tco的疑问 [打印本页]
作者: buaahwh    时间: 2009-8-12 18:31
标题: 关于Tco的疑问
对于源同步时钟系统，很多资料或datasheet对Tco的理解不尽相同。$ W3 v" f( e5 h! [* C

+ E; ~; b8 s3 E7 L# ?$ e% @如上图所示，共有三种理解：
% b# c9 Y( A) _( y! Y+ d  I$ ]9 N! d1 Tco等同于data1的时钟到输出有效的时间，6 I4 }# `' j4 H% J
2 Tco等同于data0的时钟到输出无效的时间，. T  ^% w$ Y' M) F
3 Tco是data0的hold时间。
7 q' M5 `9 {2 N1 n8 K' n) [1 e不知道这三种理解是否都正确？被这个东东搞得很晕，有些地方在计算Tvb_min的时候用周期T－Tco_max，不知道这样计算有没有问题？
作者: 袁荣盛    时间: 2009-8-12 22:02
源同步时序的Data的建立时间和保持时间都是以选通信号为参考的
' ^3 ?7 v9 d5 i4 }- `但Tco仍然是时钟开始到数据输出的这段时间
$ @: v8 @' x! [4 `" o$ [# i8 a0 N% z如果你图中的上面的那个信号是时钟CLK的话+ y/ z" R- ~3 Y6 J. f; f& a
所标示出来的Tco是针对Data1来说的4 l: c: }0 R) o/ k5 r& W
+ C9 B& ^( }8 i8 j, o- N$ r- R2 i
但你给出的三种理解，第一种勉强算是正确的! X. T- O- ~" P/ Z+ c
第二种和第三种理解是错误的3 c' M% e% V* {
所谓的hold和setup时间都是data以strobe为基准来测量的. j4 ^+ z# c! `) |) {; |7 S( P
所以你下面的那个公式也是不成立的8 ^7 v) y, F7 ~$ v' y  k4 V  ~& D
忽略了选通信号与Data信号的时序关系
作者: 袁荣盛    时间: 2009-8-12 22:14
源同步时钟对时序的考量! x  l) M- p; ]$ S# g4 ^! x5 l
Data信号的Tco大小或者是Strobe信号的Tco大小对其不加考虑' H, R4 o& d# K9 c1 b
而两种信号Tco之间的差值才是影响时序的关键
作者: buaahwh    时间: 2009-8-12 22:57
本帖最后由 buaahwh 于 2009-8-12 23:00 编辑
9 B& t# ^: [6 E( O4 K9 x
: l: \8 {% r; I; X. P首先感谢袁兄的回复。( M" s% H- C' |) F/ S% {% F6 N

* w9 ]7 T/ i0 F8 g8 ]2 b源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供，也有不需要strobe信号的，如sdram系统就没有strobe，但也是源同步时钟系统。我画的就是sdram类的时序，第一个信号是时钟信号。
作者: buaahwh    时间: 2009-8-12 22:59
假若是sdram时序，我的以上三个理解是否正确呢？Tvb_min是否可以这样计算？
作者: 袁荣盛    时间: 2009-8-13 00:17
假如没有选通信号Strobe& n: w: b) i! T3 A$ f5 N) m
可以把clk看作是时钟和Strobe的双重特性
% v* t+ v( |$ v: z/ y即Strobe的Tco为0（CLK和Strobe信号重合）) `( k- i: m2 p4 q* M+ s& A
图示中如果是读操作时是正确的，读操作时考虑的是RAM Controller的数据时序; G- K# P! N! L5 o0 u  F
而写操作时考虑的是RAM的接收端的数据时序
. l* `1 ?& F% U8 v& ]2 u! O不能把同一个器件的Tco与Setup、hold时间放在一起考虑
作者: 袁荣盛    时间: 2009-8-13 00:22
可以看出来RAM的CLK是延后Data发送出去的# H5 R7 t7 p) P
Tvb_min计算式可以的
作者: forevercgh    时间: 2009-8-13 20:30
首先感谢袁兄的回复。1 v5 @; \4 j8 \+ W5 C

1 ~+ e/ I& D  c& D+ h9 L, g! Z! W" N源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供，也有不需要strobe信号的，如sdram系统就没有strobe，但也是源同步时钟系统。我画的就是sdram类的时序，第一个信号是时钟信号 ...
$ H8 F/ X0 h* }# A: \. k2 Kbuaahwh 发表于 2009-8-12 22:57

( Z8 G  U' O' G" W4 y2 T8 x7 y, p+ z* C/ Y3 ]3 M
SDR sdram习惯上不看做源同步吧？' n  c; E) l+ |& F1 R6 r! {
现在比较明确的就是共时钟系统的定义，也叫做外同步,而SDR sdram更多称作内同步，DDR,DDR2 就是源同步了.
* F- p/ b# _# B# g6 ]- }CLK和strobe其实一个意思,就是个时间参考基准,先不管这些时钟电路类型的定义如何,总之同步电路的时序方程的建立方式都是一致的,理解数据流向和信号的相互时间关系是关键
作者: VooV    时间: 2009-8-21 23:20
对源同步接口，更准确的说法应该是Tdo，其实就是对common clock Tco定义的兼容，看各个厂家对自己输出时序参数的定义方式了，通常时钟在相应数据之后输出，但是接收端是不会数时钟沿的(除非多周期采样)，所以数据在相应时钟之后输出，接收端在下一时钟沿采样也没问题。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2