EDA365电子论坛网

标题: allegro自身检查不出来叠孔 [打印本页]

作者: hunterwang 时间: 2019-10-30 20:54
标题: allegro自身检查不出来叠孔

这样同络网的过孔是不会报错的！

作者: hunterwang 时间: 2019-10-30 20:55
就需要用skill工具来完善！

作者: yangjinxing521 时间: 2019-10-31 08:48
呵呵。。。。

作者: kilbird 时间: 2019-10-31 09:02
DRC不會報VV啊!!??

作者: zhuyt05 时间: 2019-10-31 10:24
这个当然可以检测出来，过孔离的过近没有报错，那么过孔肯定是同一net，设置好相同net的间距并打开分析模式即可

作者: hunterwang 时间: 2019-10-31 10:59
你再移近一点，要两个钻孔相叠，而不是盘

作者: hunterwang 时间: 2019-10-31 11:00
几十年的问题了

作者: zhuyt05 时间: 2019-10-31 12:14

hunterwang 发表于 2019-10-31 10:59
你再移近一点，要两个钻孔相叠，而不是盘

确实更近的话不报错，这种情况生产中好像有，那些椭圆孔就是一个一个过孔钻出来的，所以软件不报错吧

作者: aarom 时间: 2019-10-31 16:38
提示: 作者被禁止或删除内容自动屏蔽

作者: w_w 时间: 2019-11-2 16:23
同名网络间距规格设置一下就显示错误了

作者: hongjz 时间: 2019-11-13 21:09
phyical规则下Pad-Pad Connect选项改成NOT_ALLOWED后叠孔就会有报错

作者: hongjz 时间: 2019-11-26 21:29
analysis modes下的phyical modes中把对应pad-pad选项也要打开

作者: songlijia 时间: 2021-10-20 10:41
试了，没用呀

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)