EDA365电子论坛网

标题: 关于上/下拉电阻的一点小疑问 [打印本页]
作者: weign    时间: 2009-7-27 10:18
标题: 关于上/下拉电阻的一点小疑问
如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V，工作电流11.5毫安, R. j6 O5 D7 D  A! D  `. n
' A! m' E; W5 y2 K
R5应该是起下拉作用,也可以说是并联分流（不知道表述是否正确）,那么R4的作用是什么呢？避免杂讯影响电源？如果是,为什么取值为100欧姆？; @+ c% e; r9 b  q
  i$ ~$ \3 a  l* e% W4 w

# a5 W2 \8 N" g
3 G; K% \1 |; A% b, z( T" I6 w+ z再如图2,这是一个CPLD（工作电压3.3V、输出电流20ma~30ma）的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~. S3 M2 E' p, T) H% |2 i0 r) x, o5 }  y
% o, B9 ^- Y3 \5 C3 d" h
1 r+ L% ^1 W* r3 t- {; ~/ W
欢迎大家拍砖!

1.jpg (14.14 KB, 下载次数: 4)

1.jpg

2.jpg (14.19 KB, 下载次数: 5)

2.jpg
作者: wuyuelanse    时间: 2009-7-28 18:40
学习中
作者: maxwellping    时间: 2009-7-28 18:56
限流而已，防止IO口误动作烧坏。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2