EDA365电子论坛网

标题: pads2007 logic中可不可以对两个原理图进行比较?(已解决） [打印本页]
作者: soul24k    时间: 2009-7-21 10:06
标题: pads2007 logic中可不可以对两个原理图进行比较?(已解决）
本帖最后由 soul24k 于 2009-7-21 20:48 编辑
) o4 m7 l. g4 ~8 ?5 j' v! U/ H' x* b3 d) L$ L9 ~( F. ~3 o5 Q/ S# p6 A# `+ c
请问logic中可不可以对两个原理图进行比较，然后把不同点罗列出来(如：不同的网络；不同的元件；不同的part...)。
作者: 天冰天降    时间: 2009-7-21 11:40
这个。。。这个，有点不明白
作者: soul24k    时间: 2009-7-21 13:08
本帖最后由 soul24k 于 2009-7-21 13:12 编辑
7 j8 T' v+ Z7 t+ T/ S" T
这个。。。这个，有点不明白, s5 o5 C1 d- B
天冰天降 发表于 2009-7-21 11:40
( O* {; K! B& c  e9 Z) o) W
我是意思是这样的：因为有时会对一张原理图的修改点要进行记录，所以想通过这种方法来确定自己所改的是否正确,有时候修改点比较多的话我觉得这样应该蛮有用的。
! s0 z+ Z+ x$ y. c- c! T
4 g" `  D, ^; o7 k' z图14 w/ l8 M! W) u& @/ I" ~, c

4 i" n0 u* v6 r- h& W- R图2
! D9 \+ u# P7 `! I以上就会有一个网络连接不同,然后用软件的比较功能查出这种不同点。
% k4 V& d# @% _6 f  E0 j- Oprotel是有这种功能，但不知道logic是否有这种功能?
作者: 风风点点    时间: 2009-7-21 17:06
TOOLS---Compare/Eco...  可以进行比较。
作者: 郭庆pcb    时间: 2011-7-7 15:40
回复 soul24k 的帖子+ |( b, [, s, w- [( Q: M$ x, M
) `* M, Y$ L* _0 A+ Y# k( ?
你好！  Z. z/ V- V2 ~# m8 x
       我现在也想用你说的这个方法去比较两个原理图，看看有啥改动,请问你怎么做
2 X2 y1 L9 x; `" ~! i我也用那个比较了不过比较完哪不同怎么看呀？谢谢了！  d- O+ v. N0 B, |+ e
作者: better_guo    时间: 2011-9-6 16:07
可以生成网表，用UE-32比较



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2