EDA365电子论坛网
标题:
DSP-6678 --- SRIO通信（1）介绍系统结构
[打印本页]
作者:
uperrua
时间:
2019-10-15 13:59
标题:
DSP-6678 --- SRIO通信（1）介绍系统结构
一、概述
7 l/ g9 Y; X1 `! t+ p# {
! C1 [% e2 G k$ L
本设计的设计流程如图所示
$ a, d( Q! T9 J- @; B
& e3 ]6 v, p2 A- J! t+ u* A
1 主核创建messageQ(master)
[( r6 ]1 `% P; |$ l% b" W
$ P! L# l; C% X
2 发送起始标志信号至FPGA(nwrite)
! \: Y1 S& {* G
- K: f a& o% v4 t% K+ Y& j# O: Q
3 FPGA收到信号之后，通过SWRITE的方式向DSP写数据
+ L* Y6 f2 ?/ W6 Z* ^ M/ M4 r
, `. X8 i# y7 r; d) e# ^! H
4 FPGA写完数据之后，发送doorbell，触发DSP doorbell中断
6 ~" X( s) C1 Z# x/ t1 C3 o
9 R5 ?& L( [4 X) S& M
5 在doorbell中断中释放信号量 开始进行数据处理
4 {( O7 L" p, n
/ W. k6 r, F! x! t1 w
6 DSP打开从核创建的messageQ(slave) 并将各自需要的数据通过messageQ发送给各个从核
* i6 L# I- \* ]0 @
; _/ ` x$ P* \; Z
7 从核接收主核发送来的messageQ(slave) 进行数据处理
) m+ S2 C, e: _9 d$ L- I$ [" j. F
' h8 U: k3 [! y4 M8 I0 x
8 处理完毕之后 发送messageQ(master)至主核
0 v% H: q6 G) e: F6 K l& m
/ g5 q1 J& |4 u, g9 r7 \, ? v
9 主核接收到从核发送的messageQ(slave)之后，通过SWRITE的方式发送数据至FPGA
% _' H4 H' ]& F/ j4 p- Z. \- p# x
, v- N3 d' K; {* i
# p- u" c! N( ]1 F/ X6 m
& H3 {) z$ N. g" _
/ B7 A9 m- Y: n; M E9 b! ^
作者:
fanichicl
时间:
2019-10-16 23:15
看看。
作者:
云长剃须了
时间:
2019-10-18 22:05
不错，谢谢分享
作者:
黑火
时间:
2020-2-12 17:27
KANKAN
作者:
ccivory
时间:
2020-2-18 14:56
SRIO 很常用，看看
作者:
无为而治
时间:
2024-7-3 15:38
看看
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2